数字集成电路第3章_第1页
数字集成电路第3章_第2页
数字集成电路第3章_第3页
数字集成电路第3章_第4页
数字集成电路第3章_第5页
已阅读5页,还剩50页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

.,第三章集成电路电路中的无源元件,.,.,集成电路电路中的无源元件,无源元件有电阻、电容,制作工艺与NPN管(或MOS)兼容;集成电阻、电容最大的优点是元件间匹配及温度跟踪好;缺点为精度低;绝对误差大;温度系数大;可制作范围有限,不能太大,也不能太小,占用芯片面积大;集成电路中多用有源器件,少用无源器件,.,集成电阻器分类,基区扩散电阻发射区扩散电阻基区沟道电阻离子注入电阻多晶硅电阻和MOSFET形成电阻,.,.,基区扩散电阻,.,.,.,基区扩散电阻最小条宽的设计,基区扩散电阻最小条宽受三个限制由设计规则决定最小扩散条宽由工艺水平和电阻精度决定由流经电阻的最大电流决定,.,由设计规则决定最小扩散条宽,设计规则决定最小扩散宽度Wmin,设计规则是从工艺中提取的,为了保证一定成品率而规定的一组最小尺寸,这些规则主要考虑了制版、光刻等工艺可实现的最小条宽度、最小图形间距、最小可开孔、最小套刻精度,必须符合设计规则。,.,由工艺水平和电阻精度决定,.,由工艺水平和电阻精度决定,由此可见,要提高电阻的精度,可选较大的电阻条宽,为了保证一定的电阻值,电阻的长度必然增加,导致芯片面积增加、寄生电容增加,所以应折衷考虑虽然扩散电阻的相对误差很大,但在一定的条件下,可使匹配误差作的很小,R1、R2与匹配误差可表示为,.,由工艺水平和电阻精度决定,如果将两个要求匹配误差很小的电阻,满足下列条件:作在同一隔离岛上互相紧挨着使它们条宽相等方向相同作成一个扩散条,中间引出端将它们分成两个电阻,.,由流经电阻的最大电流决定,.,.,基区扩散电阻的温度系数TCR,TCR随RS增大而增大,电阻比的温度系数可作的很低,因为、xjc、NB相同,电阻比只取决于两个电阻的L/W;在电路设计中应尽量采用电路特性只与电阻比有关的电路形式,.,.,发射区(磷)扩散电阻,直接在外延层上扩散N+层来形成需一个单独的隔离区外延层电阻率高于N+层不存在寄生效应不需要隐埋层与其它电阻作在一个隔离岛上发射区扩散电阻做在一个单独的P型扩散区有寄生PNP效应需要隐埋层作小电阻、作磷桥,.,.,.,.,隐埋层电阻,电阻较小20欧姆/方块特别适合作与晶体管集电极相连的小电阻计算方法与基区电阻相同隐埋层电阻精度不高、难以控制,工艺因素对其影响太多,.,.,基区沟道电阻,定义:在基区扩散层上在覆盖一层发射区扩散,利用两次扩散所形成的相当于晶体管基区的部分作为电阻的,称为基区沟道电阻特点(1)薄层电阻RS较大,用小面积制作大电阻(2)R是两端外加电压的函数;电压很小时为常数(3)只能用作小电流、小电压,如基区偏置电阻、泄放电阻(4)精度低,没有独立控制因数(5)大面积N+-P,所以寄生电容大。R=RS(L/W),.,.,外延层电阻(体电阻),定义:直接在外延层上作成的电阻,两端的N+扩散区是电极的接触区,又称体电阻,不存在寄生效应;不需要隐埋层特点:外延层电阻大;可承受高压;横向修正;电阻相对误差大;电阻温度系数大如果在外延层上再覆盖一层P型扩散层,就可以形成高阻值的电阻。,.,.,.,离子注入电阻,定义:在外延层上注入硼离子,形成电阻区,在电阻区的两端进行P型杂质扩散,以获得欧姆接触,作为电阻的引出端.特点:薄层电阻可控范围大,可由注入条件精确控制;电阻精度高,可作大电阻TCR与退火条件、RS等有关,所以可以控制,当注入硼区,后再注入氩离子时,其温度系数可降至10-4以下。缺点:由于注入结深较小,所以注入层厚度受耗尽层影响较大,导致阻值随电阻两端电压的提高而增大,.,.,.,MOS集成电路中常用电阻多晶硅电阻;用MOS管形成电阻,.,用MOS管形成电阻,用MOS管形成电阻,占用面积小,但为非线性的非饱和区大信号沟道电阻,.,集成电容器,双极集成电路中常用的集成电容器反偏PN结电容器MOS电容器MOS集成电路中常用的MOS电容器感应沟道的单层多晶硅MOS电容双层多晶硅MOS电容,.,.,反偏PN结电容器,工艺与NPN兼容发射结零偏单位面积电容CjA0较大,击穿电压低集电结零偏单位面积电容CjA0较小,击穿电压高利用并联方式可提高结零偏单位面积电容CjA0,.,.,.,MOS电容器,下电极为N+发射区扩散层;上电极为铝膜;中间介质为薄二氧化硅,厚度1000A,这层介质对工艺要求较高,一般要额外制作。,.,MOS电容器特点,单位面积电容CjA0较小击穿电压高温度系数小当下电极用N+扩散时,MOS电容的电容值基本与电压大小及电压极性无关C/C较大有较大的CjS,CMOS/Cjs较小,.,.,感应沟道的单层多晶硅MOS电容,以栅氧化层为介质,多晶硅为上电极,衬底为下电极;通常C区下衬底表面感应沟道与扩散区S相连特点:电容值是所加电压的函数,是个非线性电容,常用自举电路.,.,.,双层多晶硅MOS电容,构成:作在场氧层上的,电容的上下极(掺杂多晶硅)通过场氧化层与其它元器件及衬底隔离,以薄氧化层为介质的固定电容。精确控制薄氧化层的质量和厚度,就可得到精确的电容值,.,互连线(广义上也为一元件),金属膜连线扩散区连线多晶硅连线交叉连线,.,金属膜连线,在设计互连线的铝条时,除考虑最小铝条宽度、铝条间距,电极孔的最小面积,还要考虑下列内容:一般情况铝线电阻很小,但铝膜太薄、铝连线太长、宽度太窄时,铝线电阻必须考虑大电流密度的限制:电流太大会起铝膜结球,即使电流不太大,长时间通电流,会产生铝的电迁移现象,即铝粒离子从负极向正极运动。,.,金属膜连线,SI-AL互溶问题:在共熔点温度(577C),1m厚的AL可以吃掉0.12m的硅层,而使很薄的双极晶体管的发射区扩散层和MOS管的源漏扩散层变的更薄。SI-AL共熔体中吸出的SI原子,会向附近的纯铝中扩散,所以在小接触孔附近有大块铝的情况下,虽然合金温度不太高,也会从接触孔边沿把PN结熔穿,.,金属膜连线,一个方法:对浅结、小接触孔、大而厚的铝膜,要特别注意选择合金的温度和时间另一个:在铝中掺硅,对于结深小的器件,硅含量小于2%;以便减小吃硅现象。铝硅合金硬度比硅高,防止划伤,但含量不能太高(大于2%),含量太高易吸出,使接触电阻增大,甚至脱键现象。,.,扩散区连线,在双极集成电路中,基区扩散层电阻较大,一般不用它作内连接。MOS管的源漏区扩散区的薄层电阻较小,有时用之一般是源、漏延长而成,但它增加了PN结电容,所以不得已才使用之。,.,多晶硅连线,采用多晶硅栅工艺,可以用于传输小电流的连线。MOS管中,前级输出到下一级输入栅之间的连线,一般只流过瞬态电流,多晶硅作此连线最合适不过了,掺杂多晶硅的电阻可作的很小;当尺寸进一步缩小,多晶硅连线电阻变大,可用TIWMO的硅化物作连线。,.,交叉连线,利用基区扩散电阻利用双基极和双集电极之间的距离进行交叉连线(增S;增寄生C)利用磷桥做交叉连线(增S;增R;但不用电源和地线)利用

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论