第4章D触发器ppt课件

.,4.3D触发器一、同步D触发器在CP的作用下，根据输入信号D的不同取值（0或1）而具有置0、置1功能的电路，称为D型触发器。逻辑图、逻辑符号、状态表如图4.13特性方程为,CP=0时，D输入数据被封锁，触发器状态保持不变。CP=1时，D=0，Qn+1=0，触发器被置0；D=1，Qn+1=1，触发器被置1。,(与同步RS触发器比较：S=D,),.,图4.13D触发器（a）逻辑图；（b）逻辑符号；（c）特性表,.,状态转换图,波形图（课堂练习）,.,二、维持阻塞D触发器（又称维阻D触发器或边沿D触发器）,维持阻塞触发器是利用触发器翻转时内部产生的反馈信号使触发器翻转后的状态Qn+1得以维持，并阻止其向下一个状态转换（即空翻）而实现克服空翻和振荡。D触发器又称D锁存器，是专门用来存放数据。,.,图4.14维阻D触发器（a）逻辑电路;（b）逻辑符号,1.电路组成维阻D触发器的电路组成如图4.14所示。,.,2.功能分析结合图4.14所示电路，维持阻塞D触发器的功能分析如下：在CP上升沿（CP）到来之前,CP=0，R=1，S=1，Qn+1=Qn，保持不变。(1)设D=1，则A=0，B=1。CP到来，CP=1，S=0,R=1，据基本RS触发器功能知,Qn+1=1=D。,.,CP=1期间，因Qn+1=1,S=0,置“1”维持线起作用确保S=0不变，同时，经置“0”阻塞线使R=1阻止了Qn+1向0转换，虽然D在此期间变化，会使A=D跟着变化，但S=0。既维持了Qn+1=1不变，也阻塞了其空翻，保持1状态不变。CP下降沿（CP）到来，CP=0，R=1，S=1，Qn+1保持不变。(2)设D=0，则A=1，B=0。CP到来，CP=1，则S=1,R=0，Qn+1=0=D。CP=1期间，因Qn+1=0，R=0,置“0”维持线起作用,确保R=0不变，D变化而A不变。经置“1”阻塞线阻止了空翻，使输出0状态不变。CP到来，CP=0，R=1，S=1，Qn+1保持不变。,.,由上述分析可知：维阻D触发器在CP脉冲上升沿触发翻转，且特征方程式为Qn+1=D，它通过维持、阻塞线有效地克服了空翻现象。注意：输入信号D一定是CP脉冲上升沿到来之前的值从结构上看D信号必须比CP脉冲提前2tpd时间到达才能随CP脉冲起作用，改变输出Qn+1的状态。维持阻塞D触发器的波形图如图4.15所示。,.,图4.15维持阻塞D触发器的波形图,.,3.集成D触发器,74LS74为双上升沿D触发器管脚排列如图4.16所示CP为时钟输入端;D为数据输入端;Q，为互补输出端;为直接置位端,低电平有效;为直接复位端，低电平有效;用来设置初始状态。,.,图4.1674LS74管脚排列图,.,三、触发器的相互转换,JK触发器和D触发器是数字逻辑电路使用最广泛的两种触发器。若需用其他功能的触发器，可以用这两种触发器变换后得到。1.JK触发器转换为D、T触发器JK触发器的特征方程：Qn+1=。D触发器的特征方程：Qn+1=D。T触发器的特征方程：Qn+1=。,.,JK转换为D：则J=D,K=JK转换为T：，则J=K=T.JK触发器转换为D触发器、T触发器的电路如4.17所示2.D触发器转换为JK、T触发器D转换为JK：D=。电路如图4.18所示，将图中的J、K相连即构成T触发器，T=1便为T触发器。,或D=TQn如图4.19,.,图4.17JK触发器转换为D、T触发器,.,图4.18D转换为JK触发器,.,图4.19D转换为T和T触发器,.,本章小结,触发器是数字系统中极为重要的基本逻辑单元。触发器具有记忆功能,每个触发器只能记忆（存储）一位二进制数码。触发器按结构可分为:基本RS、同步、主从、边沿、维持阻塞型等。触发器按功能可分为:RS、JK、D、T、T。其逻辑功能可用状态表（特性表）、特征方程、状态图、逻辑符号图和波形图（时序图）来描述。结构不同而功能相同的触发器，其状态表、状态图、特征方程均相同，只是逻辑符号图和时序图不同。,.,触发器有高电平CP=1、低电平CP=0、上升沿CP、下降沿CP四种触发方式。常用的集成触发器TTL型的有：双JK负边沿触发器74LS112、双D正边沿触发器74LS74；在使用触发器时，必须注意电路的功能及其触发方式。同步触发器在CP=1时触发翻转，属于