电子制造技术基础-总结课_第1页
电子制造技术基础-总结课_第2页
电子制造技术基础-总结课_第3页
电子制造技术基础-总结课_第4页
电子制造技术基础-总结课_第5页
已阅读5页,还剩96页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

,电子制造技术基础总结课,主要内容,电子制造概述芯片设计与制造技术元器件的互连封装技术无源元件制造技术微机电系统工艺技术封装基板技术电子组装技术封装材料微电子制造设备,第一章电子制造概述,广义的电子制造包括电子产品从市场分析、经营决策、工程设计、加工装配、质量控制、销售运输直至售后服务的全过程。狭义的电子制造,是指电子产品从硅片开始到产品系统的物理实现过程。本课程讲述的主要内容属于狭义的电子制造。,单晶硅片,晶片,元器件,板卡,产品系统,半导体工艺,引线键合TAB倒装芯片,通孔安装表面安装,接插、导线连接等,前道工序,后道工序,电子封装,电子封装是指从电路设计的完成开始,根据电路图,将裸芯片、陶瓷、金属、有机物等物质制造成芯片、元件、板卡、电路板,最终组装成电子产品的整个过程。主要是在后道工序中完成。,半导体制造,封装所实现的功能,封装的目的:保护芯片不受或少受外界环境的影响,并为之提供一个良好的工作条件,以使集成电路具有稳定、正常的功能。,水汽、杂质、化学物质等,对封装功能大体要求?,良好的电气性能,封装实现的功能:1、提供给晶片电流通路,传递电能2、引入或引出晶片上的信号3、提供散热途径;4、保护和支撑晶片。,散热性能,化学的稳定性,一定的机械强度,第一章电子制造概述,技术的层次(共4层):Level0(晶片级的连接)芯片上元器件间的连线工艺Level1:单晶片或多个晶片组件或元件;Level2:印制电路板级别的封装;Level3:整机的组装。,封装技术,第一章电子制造概述,硅片,Level0晶片级互连,Level1,Level2,Level1多晶片互连,Level3,Level3,第一章电子制造概述,90年代:PGA(PinGridArray)针栅阵列封装、BGA(BallGridArray)球栅阵列封装、BGA=CSP(ChipSizePackage)芯片尺寸封装,60年代:TO(TransistorOutline),70年代:DIP,80年代:LCCC(LeadlessCeramicChipCarrier)无引线陶瓷芯片载体PLCC(PlasticLeadedChipCarrier)塑料短引线芯片载体SOP、QFP、PQFP(PlasticQuadFlatPackages),SMT(SurfaceMountPackage)表面贴装技术,芯片封装的演变,芯片封装的演变图,第一章电子制造概述,集成电路发展的主要表现,1、芯片尺寸越来越大。2、工作频率越来越高。3、发热量日趋最大。4、引脚越来越多。,对封装技术的要求:,1、小型化。2、能适应高发热。3、集成度提高,并适应大芯片要求。4、高密度化。5、能适应多引脚。6、能适应高温环境。7、具高可靠性。8、考虑环保要求。,集成电路工艺的发展,第一章电子制造概述,集成电路飞速发展的一个很重要的原因就是制造工艺一直以惊人的速度在发展。特征尺寸和晶圆片的尺寸是衡量集成电路工艺水平的关键指标。特征尺寸通常指集成电路中半导体器件的最小尺度,如MOS晶体管的栅极长度。它是衡量集成电路制造和设计水平的重要尺度。特征尺寸越小,芯片的集成度越高、速度越快、性能越好。,IC界的黄金定律:摩尔定律,第一章电子制造概述,1965年4月,仙童半导体公司的戈登摩尔(GordenMoore)在电子学杂志上发表文章预言:集成电路芯片上集成的晶体管数量将每年翻一番。1975年,摩尔又在国际电信联盟的学术年会上提交了一篇论文,根据当时的实际情况把增长率修正为每两年翻一番。,第二章集成电路物理基础,什么是半导体?按固体的导电能力区分,可以区分为导体、半导体和绝缘体.表2.1导体、半导体和绝缘体的电阻率范围,半导体的重要特性:,温度升高使半导体导电能力增强,电阻率下降.微量杂质含量可以显著改变半导体的导电能力.适当波长的光照可以改变半导体的导电能力.半导体的导电能力还随电场、磁场等的作用而改变.,半导体的晶体结构,一、晶体的基本知识长期以来将固体分为:晶体和非晶体。晶体的基本特点:具有一定的外形和固定的熔点,组成晶体的原子(或离子)在较大的范围内(至少是微米量级)是按一定的方式有规则的排列而成长程有序。(如Si,Ge,GaAs),晶体又可分为:单晶和多晶。单晶:指整个晶体主要由原子(或离子)的一种规则排列方式所贯穿。常用的半导体材料锗(Ge)、硅(Si)、砷化镓(GaAs)都是单晶。多晶:是由大量的微小单晶体(晶粒)随机堆积成的整块材料,如各种金属材料和电子陶瓷材料。,非晶(体)的基本特点:无规则的外形和固定的熔点,内部结构也不存在长程有序,但在若干原子间距内的较小范围内存在结构上的有序排列短程有序。(如非晶硅:a-Si),图2.1非晶、多晶和单晶示意图,半导体材料,1、*本征半导体:处于纯净的状态而不是掺杂了其他物质的半导体。有两类本征半导体:半导体元素硅和锗化合物材料砷化镓和磷化镓2、*掺杂半导体:(1)施主杂质n(2)受主杂质p(3)载流子的迁移率3、*半导体材料:(1)硅和锗(两种重要的半导体)(2)砷化镓(3)硅作为电子材料的优势,总结,3、由于载流子的运动方向是无规则的,因此宏观上半导体是不带电的。但掺杂后的半导体的自由电子或空穴剧增,所以导电性也大大提高。,P型半导体,N型半导体,空间电荷区的性质:,1.多数载流子因扩散复合而消耗了,所以又称为耗尽层。,2.空间电荷区中的正负离子不能移动,但在交界面处形成了一个电场,这个电场将阻挡多数载流子的进一步复合,所以又称为势垒区。,3.扩散与漂移达到动态平衡。,4.空间电荷区称为PN结。,PN结的单向导电性(重点),当外加电压使PN结中P区的电位高于N区的电位,称为加正向电压,简称正偏;反之称为加反向电压,简称反偏。,数字集成电路的设计流程,版图设计概述,版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形,它包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据这些信息来制造掩膜。版图在设计的过程中要进行定期的检查,避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能,CadenceDesignSystem就是其中最突出的一种。Cadence提供称之为Virtuoso的版图设计软件帮助设计者在图形方式下绘制版图。,微电子制造工艺,硅晶圆制造光刻+刻蚀氧化工艺掺杂工艺(扩散+离子注入),石英沙:二氧化硅;a)石英沙冶金硅(粗硅),metallicgradesilicon(MGS);b)冶金硅粉末+HCl三氯硅烷(TCS);通过气化和浓缩提纯三氯硅烷;c)三氯硅烷+H2多晶电子纯硅(ElectronicGradeSilicon,EGS)d)熔融的多晶电子纯硅(EGS)单晶硅锭e)整型处理:去掉两端、径向研磨、定位边;单晶硅锭切片、磨片倒角、刻蚀、抛光;激光刻号,封装。,从石英沙到硅片的过程,半导体硅材料制备,电子纯硅单晶硅锭,1、CZ(Czochralski)直拉法拉单晶2、拉晶过程3、掺杂4、杂质控制5、区熔法a)原理b)分类c)单晶生长过程,生长硅单晶,1、CZ(Czochralski)直拉法拉单晶,直径位12mm长约1520mm,剩余熔硅20左右时换料中,不断通入保护气体,将晶体直径长大到所要求的尺寸,待润和良好后,再开始提拉,(1)装料将半导体级别的多晶硅和掺杂剂置入单晶炉内的石英坩埚中,掺杂剂可以选择掺杂Si、P、B、Sb、As等(选择掺杂材料用以产生P型或N型材料)生长直径300mm的硅单晶生长系统一次最大装料量一般可达300kg。,(2)熔化当装料结束关闭单晶炉门后,抽真空使单晶炉内保持在一定的压力范围内,驱动石墨加热系统的电源,加热至大于硅的熔化温度(1420),使单晶硅和掺杂物熔化。,(3)引晶拉晶开始,先引出直径为35mm的细颈,以消除结晶位错。当多晶硅熔融体温度稳定后,将籽晶慢慢下降进入硅熔融体中(籽晶在硅熔融体中也会被熔化),然后具有一定转速的籽晶按一定速度向上提升,由于轴向及径向温度梯度产生的热应力和熔融体的表面张力作用,使籽晶与硅熔融体的固液交接面之间的硅熔融体冷却形成固态的硅单晶。,2、拉晶过程,(4)缩径(颈)当籽晶与硅熔融体接触时,由于温度梯度产生的热应力和熔体表面张力作用会使籽晶晶格产生大量位错,这些位错可利用“缩颈”工艺使之消失。,(5)放肩在缩颈工艺中,当细颈生长到足够长度时,通过逐渐降低晶体的提升速度及温度调整,使晶体直径逐渐变大而达到工艺要求直径的目标值,为了降低晶棒头部的原料损失,目前几乎都采用平放肩工艺,即使肩部夹角呈180。,(6)等径生长在放肩后当晶体直径达到工艺要求直径的目标值时,再通过逐渐提高晶体的提升速度及温度的调整,使晶体生长进入等直径生长阶段,并使进固体直径控制在大于或接近工艺要求的目标公差值。,(7)收尾晶体生长的收尾主要要防止位错的反延,一般讲,晶体位错反延的距离大于或等于晶体生长界面的直径,因此当晶体生长的长度达到预定要求时,应逐渐缩小晶体的直径,直至最后缩小成为一个点而离开硅熔融体液面,这就是晶体生长的收尾阶段,2、区熔法区熔法(FloatZone,FZ)是在20世纪50年代被提出来并很快被应用到晶体生长技术中的。用这种方法制备的单晶硅的电阻率非常高,特别适合制作电子器件。虽然目前悬浮区熔法制备的单晶硅所占有的市场份额较小,但其仍然在特殊需要中被使用。例如,对于有些器件(高功率的晶闸管和整流器),高的氧含量是不能被接受的,而直拉法的一个缺点即是坩埚中的氧进入到晶体中造成硅锭的不纯。对于制造高纯度硅或无氧硅等特殊要求,晶体必须用区熔法来生长。将材料局部熔化,形成一个狭窄的熔区,然后令熔区沿着材料缓慢移动,利用分凝现象来分离杂质,生长单晶体。熔炉通入惰性气体,防止硅氧化,单晶硅锭硅片,1、基本流程,微电子制造工艺,光刻工艺,光刻技术,刻蚀技术,光刻概述,光刻(photolithography)是在光的作用下,使图像从母版向另一种介质转移的过程。母版就是光刻版,是一种由透光区和不透光区组成的玻璃版。即将掩模版(光刻版)上的几何图形转移到覆盖在半导体衬底表面的对光辐照敏感薄膜材料(光刻胶)上去的工艺过程。,分辨率、焦深、对比度、特征线宽控制、对准和套刻精度、产率以及价格。,光刻系统的主要指标包括:,光刻分辨率,分辨率R=1/2L(mm-1);直接用线宽L表示存在物理极限,由衍射决定:L/2,Rmax1/,即每mm中包含的间距与宽度相等的线条数目。,因光的波动性而产生的衍射效应限定了线宽,KrF激光光源,可产生0.25um,常用光源波长436nm,最佳线宽47um,粒子质量m,动能E有关,光刻工艺的8个基本步骤,底膜处理,旋转涂胶,前烘,对准和曝光,显影,坚膜烘焙,腐蚀(刻蚀),去胶,光刻机里进行,涂胶显影机,光刻三要素:光刻胶、掩膜版和光刻机一、光刻胶光刻胶又叫光致抗蚀剂,它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后,导致其化学结构发生变化,使光刻胶在某种特定显影溶液中的溶解特性改变,光刻胶与掩膜版,39,按曝光区在显影中被去除或保留来划分:正(性)胶负(性)胶按其用途划分:光学光刻胶电子抗蚀剂X-射线抗蚀剂,分类,曝光前不可溶,曝光后可溶曝光前可溶,曝光后不可溶,40,理想的刻蚀工艺,各向异性刻蚀,即只有垂直刻蚀,没有横向钻蚀。良好的刻蚀选择性,即对作为掩模的抗蚀剂和处于其下的另一层薄膜或材料的刻蚀速率都比被刻蚀薄膜的刻蚀速率小得多,以保证刻蚀过程中抗蚀剂掩蔽的有效性,不致发生因为过刻蚀而损坏薄膜下面的其他材料;加工批量大,控制容易,成本低,对环境污染少,适用于工业生产。,41,湿法刻蚀,湿法腐蚀是化学腐蚀,晶片放在腐蚀液中(或喷淋),通过化学反应去除窗口薄膜,得到晶片表面的薄膜图形。湿法刻蚀大概可分为三个步骤:反应物质扩散到被刻蚀薄膜的表面。反应物与被刻蚀薄膜反应。反应后的产物从刻蚀表面扩散到溶液中,并随溶液排出。在这三个步骤中,一般进行最慢的是反应物与被刻蚀薄膜反应的步骤,也就是说,该步骤的进行速率即是刻蚀速率。,42,湿法腐蚀特点,湿法腐蚀工艺简单,无需复杂设备保真度差,腐蚀为各向同性,A=0,图形分辨率低。选择比高均匀性好清洁性较差。,干法刻蚀,干法刻蚀(DryEtch)是利用低压放电产生的等离子体(Plasma)中的离子或游离基,与材料发生化学反应或通过轰击等物理作用或两者相结合,从而达到刻蚀的目的。干法刻蚀采用的是气体刻蚀剂,而不是液态化学试剂和清洗法来去除基底材料。优点:刻蚀剖面是各向异性的,具有好的侧壁剖面控制。好的关键尺寸(CD)控制和重复性。无化学废液,无污染,洁净度高。缺点:刻蚀选择比一般较差;等离子体带来的器件损伤;成本高,设备复杂。,氧化工艺,二氧化硅是微电子工艺中采用最多的介质薄膜。二氧化硅薄膜的制备方法有:热氧化化学气相淀积物理法淀积阳极氧化等热氧化是最常用的氧化方法,需要消耗硅衬底,是一种本征氧化法。,SiO2氧化物名称及其应用小结,0.8nm栅氧化层,离子注入掩蔽,隔离工艺,互连层间绝缘介质,HighK,作为掩蔽膜,作为电隔离膜,元器件的组成部分,二氧化硅膜用途,硅的热氧化,热氧化制备SiO2工艺就是在高温和氧化物质(氧气或者水汽)存在条件下,在清洁的硅片表面上生长出所需厚度的二氧化硅。热氧化是在Si/SiO2界面进行,通过扩散和化学反应实现。O2或H2O,在生成的二氧化硅内扩散,到达Si/SiO2界面后再与Si反应,O2+SiSiO2;H2O+SiSiO2+H2,硅被消耗,所以硅片变薄,氧化层增厚。生长1m厚SiO2约消耗0.44m厚的硅,热氧化方法,干氧氧化:氧化膜致密性最好,针孔密度小,薄膜表面干燥,适合光刻,但是生长速率最慢;湿氧氧化:氧化膜较干氧氧化膜疏松,针孔密度大,表面含水汽,光刻性能不如干氧,容易浮胶。湿氧与干氧比,水温越高,水汽就越多,二氧化硅生长速率也就越快;水蒸汽氧化:在三种热氧化方法中氧化膜致密性最差,针孔密度最大,薄膜表面潮湿,光刻难,浮胶。但是,生长速率最快。,掺杂工艺,掺杂是指将需要的杂质原子掺入到特定的半导体区域中,用于对衬底基片进行局部掺杂。以达到改变半导体电学性质,形成PN结、电阻、欧姆接触的目的。扩散和离子注入,为了在硅片内部指定区域得到选择性掺杂,核心步骤为:(1)在硅片表面生长一层二氧化硅层。该二氧化硅层除了保护硅片表面和绝缘外,其关键是作为掺杂杂质的阻挡层。二氧化硅层将阻挡掺杂原子进入硅表面。(2)在硅片表面的二氧化硅层上确定“窗口”(window)。该窗口的大小和形状对应于需要的掺杂区域。(3)用腐蚀剂去掉窗口内的二氧化硅,但不除去硅,使窗口的硅表面暴露在外。(4)把整个硅片置于掺杂源下,通过扩散或离子注入使掺杂原子进入二氧化硅未覆盖的区域中,从而改变硅的杂质性质。,扩散,扩散是微电子工艺中最基本的工艺之一,是在约1000的高温、p型或n型杂质气氛中,使杂质向衬底硅片的确定区域内扩散,达到一定浓度,实现半导体定域、定量掺杂的一种工艺方法,也称为热扩散。在集成电路发展初期是半导体器件生产的主要技术之一。但随着离子注入的出现,扩散工艺在制备浅结、低浓度掺杂和控制精度等方面的巨大劣势日益突出,在制造技术中的使用已大大降低。,扩散机理,掺杂剂在半导体中的扩散可以看成是:杂质原子在晶格中以空位或间隙原子形式进行的,杂质原子的扩散方式有以下几种:交换式:两相邻原子由于有足够高的能量,互相交换位置。空位式:由于有晶格空位,相邻原子能移动过来。填隙式:在空隙中的原子挤开晶格原子后占据其位,被挤出的原子再去挤出其他原子。在空隙中的原子在晶体的原子间隙中快速移动一段距离后,最终或占据空位,或挤出晶格上原子占据其位。以上几种形式主要分成两大类:替位式扩散。间隙式扩散。,扩散杂质的分布,1、恒定表面源扩散,恒定表面源扩散:整个扩散过程中,硅片表面的杂质浓度始终不变。在恒定表面源扩散过程中,表面浓度Cs始终保持恒定。,2、有限表面源扩散,有限表面源扩散:扩散之前在硅片表面先沉积一层杂质,在整个扩散过程中这层杂质作为扩散的杂质源,不再有新源补充,这种扩散方式称为有限表面源扩散。,两步扩散,实际的扩散温度一般为900-1200,在这个温度范围内,杂质在硅中的固溶度随温度变化不大,采用恒定表面源扩散很难通过改变温度来控制表面浓度,而且很难得到低表面浓度的杂质分布形式。两步扩散:采用两种扩散结合的方式。第一步称为预扩散或者预淀积:在较低温度下,采用恒定表面源扩散方式。在硅片表面扩散一层数量一定,按余误差函数形式分布的杂质。由于温度较低,且时间较短,杂质扩散的很浅,可认为杂质是均匀分布在一薄层内,目的足为了控制扩散杂质的数量。第二步称为主扩散或者再分布:将由预扩散引入的杂质作为扩散源,在较高温度下进行扩散。扩散的同时也往往进行氧化。主扩散的目的是为了控制表面浓度和扩散深度。两步扩散后的杂质最终分布形式:当D预t预D主t主时,预扩散起决定作用,基本为余误差分布;当D预t预D主t主时,主扩散起决定作用,基本按高斯函数分布。,离子注入,离子注入技术是用一定能量的杂质离子束轰击要掺杂的材料(称为靶,可以是晶体,也可以是非晶体),一部分杂质离子会进入靶内,实现掺杂的目的。离子注入是集成电路制造中常用的一种掺杂工艺,尤其是浅结主要是靠离子注入技术实现掺杂。,离子注入与扩散的主要区别,第三章元器件的互连封装技术,1、封装工艺的流程,前段操作(FrontEndOperation):用塑料封装之前的工艺步骤,后段操作(BackEndOperation):在塑料封装之后的工艺步骤,封装流程可分成2部分:,硅片减薄,芯片切割,硅片贴装,芯片互连,成型技术即(塑料封装),去飞边毛刺,切筋成形,上焊锡,打码,封装工艺的基本流程:,先划片后减薄(DicingBeforeGrinding,DBG):顾名思义就是先将硅片的正面切割到一定的深度,然后再进行背面磨削。减薄划片法(DicingByThinning,DBT):先用机械或化学的方式切割出切口,然后用磨削方法减薄到一定厚度后,采用ADPE(常压等离子腐蚀)技术去掉剩余加工量,实现裸芯片的自动分离。,其优点:很好地避免或减小了减薄引起的硅片翘曲以及划片引起的芯片边缘损害,DBT更是能去除硅片背面研磨损伤,并能除去芯片引起的微裂和凹槽。,DBG和DBT,芯片贴装,硅片减薄,芯片切割,硅片贴装,芯片互连,去飞边毛刺,切筋成形,上焊锡,打码,成型技术即(塑料封装),定义:又叫芯片粘贴,是将芯片固定于封装基板或引脚架芯片的的承载座上的工艺过程。设备:贴片机,共晶粘贴法(Au-Si合金)焊接粘贴法(Pb-Sn合金焊接)导电胶粘贴法玻璃胶粘贴法,芯片粘贴的方式:,C碳,Si硅,Ge锗,Sn锡,Pb铅Cu铜,Al铝,Au金,芯片互连,硅片减薄,芯片切割,硅片贴装,芯片互连,去飞边毛刺,切筋成形,上焊锡,打码,成型技术即(塑料封装),定义:把电子外壳的I/O引线或基板上的金线焊区与芯片的焊区相连。设备:引线机(打线机),芯片焊区,芯片互连,I/O引线,半导体失效约有1/4-1/3是由芯片互连所引起,因此芯片互连对器件可靠性意义重大!,引线键合(WireBonding,WB)载带自动键合(TapeAutomatedBonding,TAB)倒装芯片键合(FlipChipBonding,FCB),芯片互连的方式:,(1)引线键合技术,超声波键合(UltrasonicBonding,U/SBonding)热压键合(ThermocompressionBonding,T/CBonding)热超声波键合(ThermosonicBonding,T/SBonding),引线键合技术分:,引线键合就是用非常细小的线把芯片上焊盘和引线框架(或者基板)互连的过程。商家从成本考虑的角度,90都是使用引线键合技术。,(直径数十到数百um),两个焊点成线时间为100125ms,间距达50um,(2)载带自动键合技术,TAB,TAB技术:用有引线图形的金属箔丝把芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区互连的工艺技术。,首先在高聚物上做好元件引脚的导体图样,然后将晶片按其键合区对应放在上面,然后通过热电极一次将所有的引线进行批量键合。,TAB技术与WB技术相比的优点:,1、TAB的结构轻、薄、短、小、高度1mm。2、TAB的电极尺寸、电极与焊区的间距比WB大为减小。3、相应可容纳的I/O引脚更多,安装密度更高。4、TAB的引线R、C、L均比WB的小得多,速度更快,高频特性更好。5、采用TAB互连可对IC芯片进行电老化、筛选和测试。6、TAB采用Cu箔引线,导热、导电好,机械强度高。7、TAB焊点键合拉力比WB高3至10倍。8、载带的尺寸可实现标准化和自动化。可规模生产,提高效率,降低成本。,TAB的关键技术,1、芯片凸点制作技术2、TAB载带制作技术3、载带引线与芯片凸点的内引线焊接技术以及载带外引线焊接技术。,倒装芯片键合技术,FCB,也叫反转式芯片互连或控制坍塌芯片互连(ControlledCollapseChipConnection,C4),它是芯片朝下,芯片焊区与基板焊区通过凸点直接互连的一种方法。FCB技术实质关键是凸点的制作技术,制作完后要求芯片的凸点与基板上层的金属焊区上一一对应,且有良好的压焊或焊料润湿特性。,FCB小结,优点:1、省略互连线、互连电容、电阻、电感小,适合高频、高速元器件;2、占基板的面积小,安装密度高;3、芯片焊区可面分布,适合高I/O器件,一般可达400个;4、安装和互连同时进行,工艺简单、快速,适合SMT工业化大批量生产。,第四章无源器件制造技术,可以感知、监控、传输、减弱和控制电压不能区分正负极不能产生任何增益和放大常见无源器件电容、电阻、电感变压器、机械开关、滤波器、机械继电器主要作用:分压、退耦、抑制噪音、滤波、调谐、反馈、终端装置等典型电路中,80的元器件,占50印刷电路板面积,制造无源器件的成膜技术,薄膜成膜技术厚膜成膜技术半导体集成技术,1真空蒸发,1真空(条件)真空蒸镀是以真空技术为基础的一种表面处理方法,必须在一定的真空条件下进行。2材料(对象)成膜材料一般是金属或合金或化合物。膜的基体(镀件)既可以是金属,也可以是非金属。基体形状可以是片状,粉粒状等各种形状。3蒸发(手段)成膜材料加热蒸发,使之汽化。汽化粒子可以是分子,原子,原子团。加热方式有多种,例如电阻加热法,高频感应法,电子束法(E形电子枪法),离子束法,激光束法等。4成膜(目的)蒸发汽化的粒子在基体表面上镀覆(附着,粘附,凝聚,凝固,沉积,冷凝,凝结),形成符合要求的镀层(薄膜)。,镀膜室内的压力抽到10-2Pa以下,然后利用电阻加热、电子轰击或其他方法通过高熔点材料制成的蒸发源或直接把蒸发料加热到使大量的原子或分子离开其表面,并沉积到基片上。,2离子溅射,原理:使真空室内剩余气体分子在强电作用下发生电离,电离后的正离子在电场作用下向阴极方向高速运动,撞击到阴极(靶材)表面后,把自己的能量传递给位于阴极面上的溅射靶子,使靶面原子(或分子)从其中逸出而沉积到基片上,形成所需要的薄膜。离子溅射镀膜与真空镀膜相比,其主要优点是:(1)装置结构简单,使用方便,溅射一次只需几分钟,而真空镀膜则要半个小时以上。(2)消耗贵金属少,每次仅约几毫克。(3)对同一种镀膜材料,离子溅射镀膜质量好,能形成颗粒更细、更致密、更均匀、附着力更强的膜。,厚膜成膜技术,膜层厚度达数微米数十微米厚膜浆料组成:固体微粒:决定性质和用途,厚膜的真正组成成分载体:悬浮固体微粒,不参与组膜,蒸发,间接影响厚膜的特性。用途:导体浆料电阻浆料介质浆料隔离浆料等制备:搅拌均匀,(前提),厚膜成膜技术印制烧结法,印制方法丝网印制法接触式印制非接触式印制印贴工艺,烧结方法(热处理)低温去除有机粘结剂高温时玻璃熔融,粉末颗粒粘结成链状或网状结构厚膜形成一定结构和性能,常用的制作厚膜元件及互连线的方法,掩膜,第6章微机电系统工艺技术,MEMS与集成电路工艺的相同,微机电系统是在微电子技术的基础上发展起来的,融合了硅微加工、LIGA技术和精密机械加工等多种微加工技术。表明微电子技术是MEMS技术的重要基础,微电子加工手段是MEMS的重要加工手段之一,并在MEMS制备中发挥极大作用。包括:Si材料制备、光刻、氧化、刻蚀、扩散、注入、金属化、PECVD、LPCVD及封装等,硅微加工,硅微加工技术又可分为:表面微机械加工技术(SurfaceMicromachining)体微机械加工技术(BulkMicromachining)包括除去加工(腐蚀)附着加工(镀膜)改善加工(掺杂)结合加工(键合)等。,腐蚀(刻蚀),对一种材料的某些部分进行有选择地去除,用此工艺来成型和抛光,使被腐蚀物体显露出结构特征和组合特征。它是加工微传感器最基础、最关键的技术,常分为:湿腐蚀法和干腐蚀法。,表面微加工技术,表面微加工是把MEMS的“机械”(运动或传感)部分加工沉积在硅晶体的表面膜上,然后使其局部与硅体部分分离,呈现可运动的机构。分离主要依靠牺牲层技术,即在硅衬底上先沉积上一层最后要被腐蚀掉的膜,再在其上淀积加工运动机构的膜,然后用光刻技术加工出机构图形,待一切完成后就可进行牺牲层腐蚀而使微机构自由释放出来。在释放前可以加工有关电子器件部分,这样就可以得到“机”和“电”完美结合的微机电系统。在微机电元器件的加工中,常采用蒸镀和沉积等方法,在硅衬底的表面上加工各种薄膜,并和硅衬底构成一个复合体。这些薄膜有多晶硅、氮化膜、二氧化硅膜、合金膜及金刚石膜等。常用的有物理气相沉积法和化学气相沉积法。,MEMS与集成电路工艺的不同,集成电路与MEMS器件特点比较:集成电路:薄膜工艺;制作各种晶体管、电阻电容等重视电参数的准确性和一致性MEMS:工艺多样化制作梁、隔膜、凹槽、孔、密封洞、锥、针尖、弹簧及所构成的复杂机械结构更重视材料的机械特性,特别是应力特性,第七章封装基板技术,印制线路的定义:按照预先设计的电路,利用印刷法,在绝缘基板的表面或其内部形成的用于元器件之间连接的导电图形或其技术,但不包括印制元件的形成技术。,印制板在电子设备中的功能如下:,印制电路制造工艺简介,制造工艺大概包括照相制板、图像转移、蚀刻、钻孔、孔金属化、表面金属涂敷以及有机材料涂敷等工序。制作工艺基本上分为两大类,即减成法(也称为“铜蚀刻法”)和加成法(也称“添加法“)。,双面印制电路板,生产双面印制电路板的方法分类按其特点大约分为:工艺导线法、堵孔法、掩蔽法和图形电镀蚀刻法四大类。,是目前基板材料中使用量最大、最重要的种类,孔金属化工艺是印制电路板制造技术中最为重要的工序之一。目前的金属化孔主要有三类:埋孔、盲孔和过孔(通孔),印制电路制作过程中,很重要的一道工序就是用具有一定抗蚀性能的感光树脂涂覆到覆铜板上,然后用光化学反应或“印刷”的方法,把电路底图或照像底版上的电路图形“转印”在覆铜箔板上,这个工艺过程就是“印制电路的图形转移工艺”简称“图形转移”。,第八章电子组装技术,自动化程度,类型,THT(ThroughHoleTechnology),SMT(SurfaceMountTechnology),元器件,双列直插或DIP,针阵列PGA,有引线电阻,电容,SOIC,SOT,SSOIC,LCCC,PLCC,QFP,PQFP,片式电阻电容,基板,印制电路板,2.54mm网格,0.8mm-0.9mm通孔,印制电路板,1.27mm网格或更细,导电孔仅在层与层互连调用(0.3mm-0.5mm),布线密度高2倍以上,厚膜电路,薄膜电路,0.5mm网格或更细,焊接方法,波峰焊,再流焊,面积,大,小,缩小比约1:31:10,组装方法,穿孔插入,表面安装-贴装,自动插件机,自动贴片机,生产效率高,预先将焊料-焊膏印刷或滴涂在焊盘上,贴片后一次加热而完成焊接过程,通过波峰焊机利用熔融的焊料流,实现升温与焊接,通过波峰焊机利用熔融的焊料流,实现升温与焊接,成为主流技术,通过波峰焊机利用熔融的焊料流,实现升温与焊接,焊膏印刷是SMT中第一道工序,也是SMT的关键工艺。焊膏印刷涉及到三项要素:焊膏、模板和印刷机。,金属模

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论