第3章存储系统(第13讲).ppt

1,存储器容量扩展和只读存储器,教学目标：掌握内存与CPU的连接。掌握存储器容量扩展的方式。了解各种只读存储器。,2,第3章存储系统,3.1存储器概述3.2随机存取存储器3.3只读存储器3.4高速存储器3.5高速缓冲存储器（Cache）3.6虚拟存储器,3,3.2随机存取存储器,特点：随机存取：读写任意存储单元所用时间是相同的，与单元地址无关。RAM的操作：读操作写操作,4,一、静态存储器（SRAM）,1、SRAM存储元2、SRAM存储器3、SRAM存储器的特点,5,1、SRAM存储元,六管SRAM存储元的电路图,6,2、SRAM存储器,SRAM存储器组成框图,7,3、SRAM存储器的特点,使用双稳态触发器表示0和1代码。电源不掉电的情况下，信息稳定保持（静态）。存取速度快，集成度低（容量小），价格高。常用作高速缓冲存储器Cache。,8,二、动态存储器（DRAM）,1、DRAM存储元2、DRAM存储器3、DRAM的刷新方式4、DRAM存储器的特点,9,1、DRAM存储元,单管DRAM存储元电路,10,2、DRAM存储器,SRAM存储器组成框图,11,3、DRAM的刷新方式,刷新：定时充电，补足泄漏电荷。刷新方式：集中式刷新、分散式刷新和异步式刷新。,12,4、DRAM存储器的特点,使用半导体器件中分布电容上有无电荷来表示0和1代码。电源不掉电的情况下，信息也会丢失，因此需要不断刷新。存取速度慢，集成度高（容量大），价格低。常用作内存条。,13,三、SRAM和DRAM的对比,14,四、内存的读写周期时序,1、写周期时序图如下图所示,15,四、内存的读写周期时序,2、读周期时序图如下图所示,16,五、内存与CPU的连接,如下图所示,分析容量地址线：A0A10，212=4k数据线：D0D7，8位存储器容量：4K8位32K存储元,17,例1设有一个具有16位地址和8位字长的存储器。问：该存储器能存储多少字节的信息？2168=64K8位,五、内存与CPU的连接,18,例2某一RAM芯片，其容量为256M16位，该芯片引出线中的数据线和地址线共有多少条？28（地址线）+16（数据线）=44,五、内存与CPU的连接,19,练习1某8位计算机系统中，内存容量为2G8位。问：CPU应能输出多少条地址线和多少条数据线？练习2某16位机中CPU可输出地址码29位，拟采用2K4位的静态RAM芯片，构成按字节编址的内存。问：存储器的总容量可达到多少？,五、内存与CPU的连接,31和8,22916位=512M16位,20,六、存储器容量的扩展,1、位扩展（加大字长）将多片RAM芯片的地址、片选、读/写控制端相应并联，数据端单独引出。4K1位4K8位（需把8片芯片并联才能实现）,21,六、存储器容量的扩展,位扩展图如下所示：,22,例3用8K4位的EPROM存储器芯片组成一个8K8的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需要多少个这样的存储器芯片？,8,13,2,23,六、存储器容量的扩展,2、字扩展4K1位32K1位（需把8片芯片串联才能实现）高3位地址线通译码器选芯片地址重新分配,24,六、存储器容量的扩展,字扩展图如下所示：,25,例4用4K8位的EPROM存储器芯片组成一个64K8的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需要多少个这样的存储器芯片？（4）需要多少条地址线通过地址译码器用作芯片选择？,8,16,16,高4位,26,六、存储器容量的扩展,3、字位同时扩展4K1位32K8位（需把64片芯片串并联才能实现）高3位地址线通译码器选芯片,27,六、存储器容量的扩展,字位同时扩展图如下所示：,28,例5：设有一个具有12位地址和8位字长的存储器。问：如果存储器由1K*1位RAM芯片组成，需要多少片？需要多少条地址线通过地址译码器用作芯片选择？,32片，高2位,29,练习3：某8位计算机系统中，内存容量为64M8位。问：（1）若采用4M2位的RAM芯片构成，需要多少个芯片？（2）应该用哪几位地址码来选择RAM芯片？,64片,高4位,30,练习4：某16位机中CPU可输出地址码18位，拟采用2K4位的静态RAM芯片，构成按字节编址的内存。问：（1）共需要多少片RAM芯片？（2）哪些地址码用来选RAM芯片？哪些位地址码用来选片内地址？,512片,高7位，低11位,31,3.3只读存储器ROM,MROMPROMEPROME2PROMFlashMemory（闪速存储器）,32,几种非易失性存储器的比较,33,作业,P75页，一5、7P76页，二1、3、4P77页，三1,34,3.4高速存储器,解决问题：弥补CPU与主存速度上的差异。从存储器角度，解决问题的有效途径：主存采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长；（50ns3ns）采用并行操作的多端口存储器；在CPU和主存之间加入一个高速缓冲存储器（Cache），以缩短读出时间；在每个存储器周期中存取几个字（多模块交叉存储）。,35,3.4高速存储器,双端口存储器多模块交叉存储器相联存储器,36,1.双端口存储器,特点左右两个端口，且各自有独立的读写控制电路、数据总线、地址总线和控制总线；两个端口能并行操作，提高了存取速度。,37,1.双端口存储器,访问冲突当左端口和右端口的地址不相同时，在两个端口上同时进行读写操作，不会发生冲突。若左、右端口同时访问相同的存储单元，则会发生读写冲突。,38,1.双端口存储器,解决方法判断逻辑决定对哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口，即置其忙信号BUSY#=0。,39,2.多模块交叉存储器,特点：通过改进主存的组织方式，在不改变存储器存取周期的情况下，提高存储器的带宽。结构特点：多体交叉存储器由M个的存储体（或称存储模块）组成，每个存储体有相同的容量和存取速度，又有各自独立的地址寄存器、地址译码器、读写电路和驱动电路。,40,2.多模块交叉存储器,编址方法：顺序编址：多模块顺序编址存储器，各模块串联工作，可添加模块扩展容量。交叉编址：多模块交叉编址存储器，连续的地址在不同的模块，并联工作，可提高存取时间。,41,顺序编址,42,交叉编址,43,2.多模块交叉存储器,访问：CPU同时送出的M个地址，只要他们分属于M个存储体，访问就不会冲突；由存储器控制部件控制它们分时使用