串口接收模块电路设计_第1页
串口接收模块电路设计_第2页
串口接收模块电路设计_第3页
串口接收模块电路设计_第4页
串口接收模块电路设计_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验四串口接收模块电路设计,1、熟练使用ISE设计工具。2、理解串口传输协议。理解采用“自顶向下”设计思路，分解模块的方法。3、在ISE使用VerilogHDL设计串口接收模块，完成仿真、下载。,实验目的：,一帧数据位数和115200bps=1（开始位）+8（数据位）+1（校验位）+1（结束位）=11位,串口传输协议概述,本次设计选择持续时间1位本次设计数据位定位8位本次设计不要校验位,波特率,9600bps,115200bps,串口传输协议概述,波特率是9600bps，传输一位数据的时间是1/9600=0.000104166666666667秒,如果FPGA系统时钟是20MHZ，则一位数据传输时间相当于(1/9600)/(1/20M）=2083个20MHZ时钟周期。,传输一帧数据的时间是11*1/9600=0.00114583333333333333333333333333秒。,为了稳定采集串口数据帧的数据，需要在每位数据的“中间时刻”采样，若系统时钟是20MHZ，则在计数至2083/2=1042时采样此时刻的数值。,任务分析,为实现串口接收电路，FPGA应该完成：,1、及时发现数据传输的开始，并判断每一位的开始。,2、按照“在数据位中间采样”的要求，确认采样时刻。,3、将采样得到串行数据转换为并行数据。,4、将得到并行数据显示在下载板上。,系统总体框图,思考题：,1、简述帧开始监测模块（detect_module），数据位中心定位模块（rx_bps_module），数据装载模块（rx_control_module）的功能各是什么？这三个模块是如何配合实现了串口数据的接收？2、如果串口比特率改为115200bps，代码应该做怎样的修改？3、如果要设计串口数据发送模块，该如何设计，简要写出设计系统任务书（包括设计目标，功能模块划分，子模块功能描述等）,要求按照系统实现要求，分析串口通讯协议，描述按“自顶向下”设计方法分解系统，实现各子模块的思路，实验报告附功
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论