计算机组成-04：存储器.ppt

计算机组成之存储器,本章主要内容,4.1概述,4.2主存储器,4.3高速缓冲存储器,4.4辅助存储器,4.1概述,4.1.1存储器分类,1.按存储介质分类,(1)半导体存储器,(2)磁表面存储器,(3)磁芯存储器,(4)光盘存储器,易失,TTL、MOS,载磁体(金属或塑料)、磁层、磁头,硬磁材料、环状元件,激光、磁光材料,Drummemory,4.1,Magneticcorememory(Ferritecorememory),4.1,(1)存取时间与物理地址无关（随机访问）,顺序存取存储器磁带（串行访问）,4.1,2.按存取方式分类,(2)存取时间与物理地址有关（串行访问）,随机存储器,只读存储器,直接存取存储器磁盘（两阶段：直接、串行）,在程序的执行过程中可读可写,在程序的执行过程中只读,磁盘、磁带、光盘,高速缓冲存储器（Cache）,FlashMemory,存储器,3.按在计算机中的作用分类,4.1,高,小,快,1.存储器三个主要特性的关系,4.1.2存储器的层次结构,4.1,虚拟存储器,虚地址,逻辑地址,实地址,物理地址,主存储器,4.1,速度（硬件）,容量（硬软件）,4.2主存储器,4.2.1概述,主存的基本组成,主存和CPU的联系,4.2,高位字节地址为字地址,低位字节地址为字地址,字：存储于连续的多个字节中总是以最小的字节地址作为字地址,1.主存中存储单元地址的分配,4.2,高位字节地址为字地址,低位字节地址为字地址,设地址线24根,按字节寻址,按字寻址,若字长为16位,按字寻址,若字长为32位,1.主存中存储单元地址的分配,4.2,224=16M,8M,4M,(2)存储速度,2.主存的技术指标,(1)存储容量,(3)存储器的带宽,主存存放二进制代码的总位数,读出时间写入时间,存储器的访问时间,读周期写周期,位/秒,4.2,芯片容量,4.2.2半导体存储芯片简介,1.半导体存储芯片的基本结构,1K4位,16K1位,8K8位,10,4,14,1,13,8,4.2,片选线,读/写控制线,（低电平写高电平读）,（允许读）,4.2,（允许写）,存储芯片片选线的作用,用16K1位的存储芯片组成64K8位的存储器,32片,4.2,2.半导体存储芯片的译码驱动方式,(1)线选法,4.2,(2)重合法,4.2,0,0,4.2.3随机存取存储器(RAM),1.静态RAM(SRAM),(1)静态RAM基本电路,A触发器非端,A触发器原端,4.2,T1T4,静态RAM基本电路触发器,4.2,静态RAM基本电路的读操作,4.2,读选择有效,静态RAM基本电路的写操作,4.2,写选择有效,(2)静态RAM芯片举例,Intel2114外特性,存储容量1K4位,4.2,Intel2114RAM矩阵(6464)读,4.2,4.2,Intel2114RAM矩阵(6464)读,4.2,Intel2114RAM矩阵(6464)读,4.2,Intel2114RAM矩阵(6464)读,4.2,Intel2114RAM矩阵(6464)读,4.2,Intel2114RAM矩阵(6464)读,15,0,31,16,47,32,63,48,15,0,31,16,47,32,63,48,读写电路,读写电路,读写电路,读写电路,0,1,63,0,15,行,地,址,译,码,列,地,址,译,码,I/O1,I/O2,I/O3,I/O4,WE,CS,0,0,0,0,0,0,0,0,0,0,4.2,Intel2114RAM矩阵(6464)读,0,16,32,48,4.2,Intel2114RAM矩阵(6464)读,0,16,32,48,4.2,Intel2114RAM矩阵(6464)读,0,16,32,48,4.2,Intel2114RAM矩阵(6464)写,4.2,Intel2114RAM矩阵(6464)写,4.2,Intel2114RAM矩阵(6464)写,4.2,Intel2114RAM矩阵(6464)写,4.2,Intel2114RAM矩阵(6464)写,4.2,Intel2114RAM矩阵(6464)写,4.2,Intel2114RAM矩阵(6464)写,4.2,Intel2114RAM矩阵(6464)写,4.2,Intel2114RAM矩阵(6464)写,(3)静态RAM读时序,4.2,(4)静态RAM(2114)写时序,4.2,(1)动态RAM基本单元电路,2.动态RAM(DRAM),读出与原存信息相反,读出时数据线有电流为“1”,写入与输入信息相同,写入时CS充电为“1”放电为“0”,4.2,T,无电流,有电流,(2)动态RAM芯片举例,三管动态RAM芯片(Intel1103)读,4.2,读写控制电路,三管动态RAM芯片(Intel1103)写,4.2,4.2,三管动态RAM芯片(Intel1103)写,4.2,三管动态RAM芯片(Intel1103)写,4.2,三管动态RAM芯片(Intel1103)写,4.2,三管动态RAM芯片(Intel1103)写,4.2,三管动态RAM芯片(Intel1103)写,4.2,三管动态RAM芯片(Intel1103)写,读写控制电路,4.2,三管动态RAM芯片(Intel1103)写,读写控制电路,4.2,三管动态RAM芯片(Intel1103)写,读写控制电路,单管动态RAM4116(16K1位)外特性,4.2,4116(16K1位)芯片读原理,4.2,63,0,0,0,4116(16K1位)芯片写原理,4.2,63,0,(3)动态RAM时序,行、列地址分开传送,写时序,数据DOUT有效,数据DIN有效,读时序,4.2,(4)动态RAM刷新,刷新与行地址有关,“死时间率”为128/4000100%=3.2%,“死区”为0.5s128=64s,4.2,以128128矩阵为例,tC=tM+tR,无“死区”,分散刷新（存取周期为1s）,(存取周期为0.5s+0.5s),4.2,以128128矩阵为例,分散刷新与集中刷新相结合（异步刷新）,对于128128的存储芯片（存取周期为0.5s）,将刷新安排在指令译码阶段，不会出现“死区”,“死区”为0.5s,若每隔15.6s刷新一行,每行每隔2ms刷新一次,4.2,3.动态RAM和静态RAM的比较,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,4.2,4.2.4只读存储器（ROM）,1.掩模ROM(MROM),行列选择线交叉处有MOS管为“1”,行列选择线交叉处无MOS管为“0”,2.PROM(一次性编程),4.2,3.EPROM(多次性编程),(1)N型沟道浮动栅MOS电路,紫外线全部擦除,4.2,(2)2716EPROM的逻辑图和引脚,4.2,4.EEPROM(多次性编程),电可擦写,局部擦写,全部擦写,5.FlashMemory(闪速型存储器),比EEPROM快,4.2,EPROM,价格便宜集成度高,EEPROM,电可擦洗重写,具备RAM功能,用1K4位存储芯片组成1K8位的存储器,?片,4.2.5存储器与CPU的连接,1.存储器容量的扩展,4.2,2片,(2)字扩展（增加存储字的数量）,用1K8位存储芯片组成2K8位的存储器,4.2,?片,2片,(3)字、位扩展,用1K4位存储芯片组成4K8位的存储器,4.2,？片,8片,2.存储器与CPU的连接,(1)地址线的连接,(2)数据线的连接,(3)读/写命令线的连接,(4)片选线的连接,(5)合理选择存储芯片,(6)其他时序、负载,4.2,例4.1,4.2,设CPU有16根地址线、8根数据线，并用MREQ#作为访存控制信号（低电平有效），用WR#作为读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM、4K8位RAM、8K8位RAM、2K8位ROM、4K8位ROM、8K8位ROM及74138译码器和各种门电路，如图所示。画出CPU与存储器的连接图，要求如下：主存地址空间分配：6000H67FFH为系统程序区。6800H6BFFH为用户程序区。合理选用上述存储芯片，并说明各选几片。详细画出存储芯片的片选逻辑图。,例4.1解:,(1)写出对应的二进制地址码,(2)确定芯片的数量及类型,A15A14A13A11A10A7A4A3A0,4.2,(3)分配地址线,A10A0接2K8位ROM的地址线,A9A0接1K4位RAM的地址线,(4)确定片选信号,4.2,例4.1CPU与存储器的连接图,4.2,(1)写出对应的二进制地址码,(2)确定芯片的数量及类型,(3)分配地址线,(4)确定片选信号,1片8K8位ROM2片8K8位RAM1片4K8位ROM,A11A0接ROM和RAM的地址线,4.2,4.2,64K8位32K8位32K16位,64K8位32K8位32K16位,4.2.6存储器的校验,编码的纠错、检错能力与编码的最小距离有关,L编码的最小距离,D检测错误的位数,C纠正错误的位数,汉明码是具有一位纠错能力的编码,4.2,编码的最小距离,任意两组合法代码之间二进制位数的最少差异,汉明码的组成需增添？位检测位,检测位的位置？,检测位的取值？,2kn+k+1,检测位的取值与该位所在的检测“小组”中承担的奇偶校验任务有关,组成汉明码的三要素,4.2,1.汉明码的组成,各检测位Ci所承担的检测小组为,gi小组独占第2i1位,gi和gj小组共同占第2i1+2j1位,gi、gj和gl小组共同占第2i1+2j1+2l1位,4.2,例,求0101按“偶校验”配置的汉明码,解：,n=4,根据2kn+k+1,得k=3,汉明码排序如下:,C1C2C4,0,0101的汉明码为0100101,4.2,1,0,按配偶原则配置0011的汉明码,C1C2C4,100,解：,n=4根据2kn+k+1,取k=3,0011的汉明码为1000011,练习,4.2,2.汉明码的纠错过程,形成新的检测位Pi，,如增添3位（k=3），,新的检测位为P4P2P1。,以k=3为例，Pi的取值为,对于按“偶校验”配置的汉明码,不出错时P1=0，P2=0，P4=0,C1,C2,C4,其位数与增添的检测位有关，,4.2,无错,有错,有错,P4P2P1=110,第6位出错，可纠正为0100101，故要求传送的信息为0101。,纠错过程如下,例,解：,4.2,练习,P4P2P1=100,第4位错，可不纠,配奇的汉明码为0101011,4.2,补充,能够纠1位错、检2位错的汉明码,4.2,4.2.7提高访存速度的措施,采用高速器件,调整主存结构,1.单体多字系统,采用层次结构Cache主存,增加存储器的带宽,4.2,2.多体并行系统,(1)高位交叉,4.2,顺序编址,各个体并行工作,4.2,体号,(1)高位交叉,4.2,(2)低位交叉,各个体轮流编址,4.2,体号,(2)低位交叉各个体轮流编址,低位交叉的特点,在不改变存取周期的前提下，增加存储器的带宽,4.2,启动存储体0,启动存储体1,启动存储体2,启动存储体3,4.2,设四体低位交叉存储器，存取周期为T，总线传输周期为，为实现流水线方式存取，应满足T4。,连续读取4个字所需的时间为T(41),(3)存储器控制部件（简称存控）,易发生代码丢失的请求源，优先级最高,严重影响CPU工作的请求源，给予次高优先级,4.2,4.2,3.高性能存储芯片,(1)SDRAM(同步DRAM),在系统时钟的控制下进行读出和写入CPU无须等待,(2)RDRAM,由Rambus开发，主要解决存储器带宽问题,(3)带Cache的DRAM,在DRAM的芯片内集成了一个由SRAM组成的Cache，有利于猝发式读取,4.3高速缓冲存储器,4.3.1概述,1.问题的提出,避免CPU“空等”现象,CPU和主存（DRAM）的速度差异,容量小速度高,容量大速度低,程序访问的局部性原理,2.Cache的工作原理,(1)主存和缓存的编址,主存和缓存按块存储块的大小相同,B为块长,4.3,(2)命中与未命中,MC,主存块调入缓存,主存块与缓存块建立了对应关系,用标记记录与某缓存块建立了对应关系的主存块号,主存块与缓存块未建立对应关系,主存块未调入缓存,4.3,(3)Cache的命中率,CPU欲访问的信息在Cache中的比率,命中率与Cache的容量与块长有关,一般每块可取48个字,块长取一个存取周期内从主存调出的信息长度,CRAY_116体交叉块长取16个存储字,IBM370/1684体交叉块长取4个存储字,（64位4=256位）,4.3,(4)Cache主存系统的效率,效率e与命中率有关,设Cache命中率为h，访问Cache的时间为tc，访问主存的时间为tm,4.3,例4.7假设CPU执行某段程序时，共访问Cache命中2000次，访问主存50次。已知Cache的存取周期为50ns，主存的存取周期为200ns。求Cache-主存系统的命中率、效率和平均访问时间。,4.3,Cache容量与命中率的关系,4.3,块大小与命中率的关系,4.3,3.Cache的基本结构,4.3,Cache替换机构,Cache存储体,主存Cache地址映射变换机构,由硬件完成,4.Cache的读写操作,读,4.3,Cache和主存的一致性,4.3,写直达法（Writethrough）“通写”,写回法（Writeback）“回写”,写操作时数据既写入Cache又写入主存,写操作时只把数据写入Cache而不写入主存当Cache数据被替换出去时才写回主存,写操作时间就是访问主存的时间，读操作时不涉及对主存的写操作，更新策略比较容易实现,写操作时间就是访问Cache的时间，读操作Cache失效发生数据替换时，被替换的块需写回主存，增加了Cache的复杂性,5.Cache的改进,(1)增加Cache的级数,片载（片内）Cache,片外Cache,(2)统一缓存和分立缓存,指令Cache,数据Cache,与主存结构有关,与指令执行的控制方式有关,是否流水,Pentium8K指令Cache8K数据Cache,PowerPC62032K指令Cache32K数据Cache,4.3,4.3.2Cache主存的地址映射,1.直接映射,每个缓存块i可以和若干个主存块对应,每个主存块j只能和一个缓存块对应,i=jmodC,4.3,2.全相联映射,主存中的任一块可以映射到缓存中的任一块,4.3,某一主存块j按模Q映射到缓存的第i组中的任一块,i=jmodQ,3.组相联映射,4.3,例子,4.3,假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位（1）Cache地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块？（3）在直接映像方式下，主存的第几块映射到Cache的第5块（设起始字块为第1块）？（4）画出直接映像方式下，主存地址字段中各段的位数。,例子,4.3,假设主存容量为512K16位，Cache容量为409616位，块长为4个16位的字，访存地址为字地址（1）在直接映像方式下，设计主存的地址格式。（2）在全相联映像方式下，设计主存的地址格式。（3）在二路组相联映像方式下，设计主存的地址格式。（4）若主存容量为512K32位，块长不变，在四路组相联映射方式下，设计主存的地址格式。,例子,4.3,假设Cache的工作速度是主存的5倍，且Cache被访问命中的概率为95%，则采用Cache后，存储器性能提高多少？,例子,4.3,设某机主存容量为16MB，Cache容量为8KB。每块有8个字，每字32位。设计一个四路组相联的Cache组织（1）画出主存地址字段中各段的位数。（2）设Cache初态为空，CPU依次从主存第0、1、2、99号单元读出100个字（主存一次读出一个字），并重复此次序读10次，问命中率是多少？（3）若Cache的速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？（4）系统的效率为多少？,4.3.3替换策略,1.先进先出（FIFO）算法,2.近期最少使用（LRU）算法,4.3,3.随机法,小结,某一主存块只能固定映射到某一缓存块,某一主存块能映射到任一缓存块,某一主存块只能映射到某一缓存组中的任一块,不灵活,成本高,4.3,4.4辅助存储器,4.4.1概述,1.特点,不直接与CPU交换信息,2.磁表面存储器的技术指标,磁盘：C=nks,平均寻道时间+平均等待时间,辅存的速度,Dr=DbV,出错信息位数与读出信息的总位数之比,4.4.2磁记录原理和记录方式,1.磁记录原理,写,4.4,4.4,读,1.磁记录原理,2.磁表面存储器的记录方式,4.4,3.评价记录方式的主要指标,4.4,(1)编码效率,(2)自同步能力,位密度与磁化翻转密度的比值可用记录一位信息的最大磁化翻转次数来表示,从单个磁道读出的脉冲序列中所提取同步时钟脉冲的难易程度可用最小磁化翻转间隔和最大磁化翻转间隔的比值R来衡量,例NRZ1的读出代码波形,4.4,4.4.3硬磁盘存储器,1.硬磁盘存储器类型,(1)固定磁头和移动磁头,(2)可换盘和固定盘,2.硬磁盘存储器结构,4.4,(1)磁盘驱动器,4.4,(2)磁盘控制器,接收主机发来的命令，转换成磁盘驱动器的控制命令,实现主机和驱动器之间的数据格式转换,控制磁盘驱动器读写,通过总线,(3)盘片,由硬质铝合金材料制成,4.4,3.硬磁盘存储器的发展动向,(1)半导体盘,(2)提高磁盘记录密度,4.4,(3)提高磁盘的数据传输率和缩短平均存取时间,(4)采用磁盘阵列RAID,4.硬磁盘的磁道记录格式,(1)定长记录格式,(2)不定长记录格式,4.4,磁道（柱面）号、盘面（磁头）号、扇区（扇段）号,4.4,4.4,例假设磁盘存储器共有6个盘片，最外两侧盘面不能记录，每面有204条磁道，每条磁道有12个扇段，每个扇段有512B，磁盘机以7200rpm速度旋转，平均定位（seek，寻道）时间为8ms。（1）计算该磁盘存储器的存储容量。（2）计算该磁