数字电路与逻辑设计.ppt

第五章触发器(FLIP-FLOP),51基本触发器52钟控触发器（同步、电平、电位）53边沿触发器54主从触发器55触发器的分类56不同形式触发器之间的相互转换,51基本触发器,511双稳态触发器的性质1.两个互补的输出Q和Q端2.两个稳态:0稳态(Q=0,Q=1)和1稳态(Q=1,Q=0)3.在外部输入信号的作用下，从一种稳态翻转到另一个稳态一次翻转,512基本概念现态：Qn次态：Qn1功能表（特性表）、次态方程（状态方程、特性方程）、次态卡诺图、状态表、状态图（状态转换图）、激励表(驱动表）、时序表（工作波形图）,513基本R-S触发器,两个与非门交叉耦合而成1.逻辑电路图和符号,两个互补的输出Q和Q端，两个输入端R和S；输入端的小圆圈表示低电平或负脉冲有效；R称为清零端、复位端、置0端（RESET）；S称为置位端、置1端（SET）；,“1”,“1”,Q,保持不变,“0”,“1”,Q,0稳态,“1”,“0”,“1”,“0”,Q,1稳态,“1”,“0”,“0”,“0”,Q,约束（不定）状态,“1”,“1”,“1”,“1”,“0”,2.完整的真值表和功能表（特性表）经工作原理分析得：,约束（不定）状态,清0,置1,保持不变,Qn+1S+RQnRS=1；,4.状态表,3.次态卡诺图和次态方程,5.状态图,6.激励表,7.时序图,小结：优点是结构简单。它不仅可作为记忆元件独立使用，而且由于它具有直接复位、置位功能，因而被作为各种性能完善的触发器的基本组成部分。缺点是由于R、S之间的约束关系，使它的使用受到一定限制；电路无法进行有效的控制，可靠性和抗干扰能力较差。,S,R,Q,Q,S,R,Q,Q,52钟控触发器（同步、电平、电位）,521钟控R-S触发器522钟控D触发器523钟控J-K触发器524钟控T触发器525钟控T触发器,521钟控R-S触发器,在基本RS触发器得基础上增加一个时钟控制端，1）提高触发器的抗干扰能力，2）多个触发器在同一个控制信号的作用下同步工作。1.逻辑图和符号,“0”,“1”,“1”,保持不变,封锁3、4门的输入,“1”,“R”,“S”,当R和S互补输入时，Q输出为0稳态或1稳态,打开3、4门,“1”,“0”,“0”,约束状态或不定状态,打开3、4门,“1”,“1”,2.完整真值表和功能表经分析得到：CP0时，电路保持不变，Qn+1Qn；CP1时，如下：,（约束）不定状态,清0,置1,保持不变,4.激励表,3.次态卡诺图和次态方程CP0时，Qn+1Qn；CP1时，Qn+1S+RQnRS=0；,5.状态图和状态表,6.时序图,R,Q,Q,S,CP,123456,小结：电路加了一级门电路，用CP进行统一控制，有效地提高了电路的可靠性，但未能有效地解决空翻现象；其次，电路仍存在不定状态，即使用时，需要约束条件。为了解决不定状态，采用让两路数据成为互补的数据，从根本上解决相同信号，改进的电路如下几种。,522钟控D触发器让S接成D，R接成D的反变量，除了时钟控制端之外，触发器只有一个输入信号，通常表示为D。1.逻辑图和符号,“0”,封锁3、4门的输入,“1”,“1”,保持不变,“1”,打开3、4门,“D”,“D”,0稳态或1稳态,“D”,“D”,2.完整真值表和功能表经分析得到：CP0时，电路保持不变，Qn+1Qn；CP1时，如下：,3.次态卡诺图和次态方程CP0时，Qn+1Qn；CP1时，Qn+1D,4.激励表,5.状态图和状态表,6.时序图,523钟控J-K触发器,让J接到S，K接到R1.逻辑图和符号,“0”,封锁3、4门的输入,“1”,“1”,保持不变,“0”,打开3、4门,“0”,保持不变,“1”,“1”,“1”,“1”,打开3、4门,“0”,0稳态,“0”,“1”,“1”,“0”,“1”,当现态为“0”时，保持“0”稳态,当现态为“1”时，清“0”,“1”,“1”,“0”,“0”,“1”,打开3、4门,“0”,1稳态,“0”,“1”,“1”,当现态为“0”时，置“1”,当现态为“1”时，保持“1”稳态,“1”,“1”,“0”,“0”,“1”,“1”,“1”,打开3、4门,“1”,变反,“0”,“1”,当现态为“0”时，置“1”,当现态为“1”时，清“0”,“0”,“1”,“0”,“1”,“1”,“1”,“0”,“1”,“0”,“0”,2.完整真值表和功能表经分析得到：CP0时，电路保持不变，Qn+1Qn；CP1时，如下：,4.激励表,3.次态卡诺图和次态方程CP0时，Qn+1=Qn；CP1时，Qn+1=JQn+KQn,5.状态图和状态表,6.时序图,524钟控T触发器把J端和K端相联为T端1.逻辑图和符号,2.完整真值表和功能表经分析得到：CP0时，电路保持不变，Qn+1Qn；CP1时，如下：,3.次态卡诺图和次态方程CP0时，Qn+1=Qn；CP1时，Qn+1=TQn+TQnTQn,4.激励表,5.状态图和状态表,6.时序图,525钟控T触发器将把T触发器的T输入端恒接高电平（逻辑1），则此时触发器只有变反功能，称为T触发器1.示意图,2.功能表,3.特性方程CP0时，电路保持不变，Qn+1Qn；CP1时，Qn+1=1Qn=Qn,53边沿触发器,*531负边沿J-K触发器（自学）典型芯片74112（带置位、复位输入端的下降沿触发的双J-K触发器）,逻辑功能表,532维阻D型触发器维持阻塞触发器是一种利用电路内的维持阻塞线所产生的“维持阻塞”作用来克服空翻毛病的时钟触发器。它的触发方式是边沿触发，即仅在时钟脉冲上升沿或下降沿接受输入信号并改变状态。1、电路结构典型芯片7474（带置位和复位、上升沿触发的双D触发器）,逻辑图：由两路互补的钟控RS触发器加上两对维持线和阻塞线相连而成。,阻塞线,阻塞线,维持线,维持线,0,0,1,1,0,1,1,1,0,0,0稳态,“清零”逻辑功能,“置位”逻辑功能,1,0,0,1,0,1,1,1,0,1,1稳态,直接复位功能,0,1,1,1,0,直接置位逻辑功能,1,0,0,1,1,0,1,1,1,0,1,0,3、维持线和阻塞线的使用（即如何解决空翻现象）,2、逻辑功能静态保持、清零、置1直接置位输入端（直接置1端），记作SD直接复位输入端（直接置0端），记作RD,解决空翻现象情形1,0,0,1,1,0,1,1,1,0,0,0101,解决空翻现象情形2,1,0,0,1,0,1,1,1,0,1,1010,0101,4.时序图,Q钟控,Q正边沿,D,CP,123456,54主从触发器,主从触发器由两个时钟信号相反的同步触发器相连而成。主从J-K触发器1、电路结构主触发器和从触发器的结构不同的工作方式工作原理CP=1CP=0CP由0变1CP由1变0,“动态保持”逻辑功能,0,0,1,1,“清零”逻辑功能,1,0,0,0,1,1,0,1,1,0,1,1,0,1,0,0,1,“置位”逻辑功能,1,0,0,0,1,1,0,1,1,0,1,1,0,1,0,0,1,“变反”逻辑功能,1,0,1,0,1,1,0,1,1,0,1,0,1,0,1,1,0,0,1,0,直接复位功能（直接置位功能分析略去）,0,1,1,1,0,1,0,0,1,1,1,0,1,0,2、逻辑功能静态保持、动态保持、清零、置1、变反直接复位、直接置位,3、如何解决空翻现象主触发器一次翻转特性：当输入数据使得主触发器的状态发生变化，即变化后的主触发器状态和从触发器的状态不一样了，那么这样情况的第一个数据将被采集。两根反馈线的作用：即由于Q和Q端的信号反馈，其中必有一个在主触发器CP有效期间为0，从而屏蔽了所接电路输入端这一侧的输入信号的变化，使得此间的主触发器输出端状态最多只能变化一次。,现态为0时，J为0，K端变化情况,1,0,0,1,0,1,1,0,1,1010,现态为1时，J为0，K端变化情况,0,0,1,1,0,1,1,0,1,0101,1,0,1,1010,现态为0时，J为1，K端变化情况,1,0,1,0,1,1,0,0,1,1010,1,0,1,现态为1时，J为1，K端变化情况,0,1,0,1,1,1,1,1,0,1010,0,1,0,0101,J和K端数据都在变化的一个例子；注意观察数据的采样和接收,1,0,0,1,0,1,1011,1,0,1,1101,0010,1,0,4.时序图,K,Q主,Q从,J,CP,1234,时序图,K,Q负边沿,Q主从,J,CP,123,55触发器的分类（按功能和触发方式）1、按逻辑功能划分：R-S触发器：保持、置0、置1，存在约束条件D触发器：置0、置1J-K触发器：保持、置0、置1、变反T触发器：保持、变反T触发器：变反2、按触发方式：时钟控制：CP有效期间全盘采集并接收数据；边沿：在CP的上升沿或下降沿时刻采集并接受数据；主从：在CP的上升沿到高电平期间主触发器都可采集数据，但只采集主触发器的状态和从触发器将要不一样的第一个数据，在下降沿时从触发器接收主触发器的状态；,56不同形式触发器之间的相互转换,常见方法有：公式法和图表法公式法是利用两个触发器的特性方程，进行联立，然后比较，求出转换电路表达式；图表法是利用转换后的触发器的功能表和已有触发器的激励表列出一张转换电路真值表，然后求出逻辑表达式；,在已有触发器的基础上，通过增加附加转换电路，使之转变成另一类型的触发器。触发器转换的结构示意图如下：,561J-K型转换成其他类型触发器,1、J-K转换成D型触发器D型触发器的特性方程：Qn+1DDQnDQnJK型触发器的特性方程：Qn+1=JQn+KQnJ=D，K=D,2、J-K转换成T型触发器T型触发器的特性方程：Qn+1=TQn+TQnTQnJ=K=T3、J-K转换成RS