微、汇与接第五章-存储器(朱定华)文华.ppt

,微机原理、汇编与接口技术,第五章存储器,5.1.1存储器的类型从不同角度出发，存储器有不同的分类方式。存储器通常按照制造工艺和存取方法进行分类。1.按工作时与CPU联系密切程度分类可分为主存和辅存，或称为内存和外存。主存直接和CPU交换信息，且按存储单元进行读写数据。辅存则是作为主存的辅助存储，存放暂时不执行的程序和数据，它只是在需要时与主存进行批量数据交换，因此辅存通常容量大，但存取速度慢。2.按存储元件材料分类可分为半导体存储器、磁存储器及光存储器。半导体存储器主要用来做主存，而磁和光材料主要作为大容量辅存，如磁盘、磁带、光盘等。,半导体存储器,5.1存储器概述存储器是计算机系统中的记忆装置，用来存放程序和数据。准确地说，存储器是存放二进制编码信息的硬件装置。,3.按存储器读写工作方式分类可分为随机存储器RAM和只读存储器ROM。RAM是一种既可读又可写的易失性存储器，关闭电源后所存信息将全部丢失，通常用来暂存运行的程序和数据。存取操作与时间、存储单元的物理位置顺序无关。ROM是一种在工作过程中只能读不能写的非易失性存储器，掉电后所存信息不会丢失，通常用来存放固定不变的程序和数据，如引导程序，基本输入输出系统（BIOS）程序等。主存储器一般由RAM和ROM两类存储器构成。根据存储电路的性质：RAM又可进一步分为：静态RAM采用双稳电路存储信息；动态RAM是以电容上的电荷存储信息。ROM按其性能的不同又可分为：掩模式ROM；熔练式可编程的PROM，可用紫外线擦除；,可编程的EPROM和可用电擦除；可编程的E2PROM.4.按存储器读写数据的方式分类可分为并行存储器与串行存储器。串行存储器的体积小、引线少、连接容易，适用于89C2051和89C105l等单片机。,5.1.2存储器的性能指标与分级结构1.存储器的性能指标衡量半导体存储器的主要性能指标有4项：存储容量存取速度功耗可靠性存储容量是存储器的一个重要指标。存储容量存储容量是指存储器所能存储二进制数码的数量，即含存储元的总数。通常用多少存储单元，每个单元多少位代码表示，即用其存储单元数与存储单元字长乘积表示：即:容量=字数字长例如:容量为16K字节，即16K8，它表示存储器有16102416384个存储单元，每个存储单元字长为8位。,若容量为4K16，则表示存储器有4096(41024)个存储单元，每个存储单元字长为16位。存取时间存取时间是指从启动一次存储器操作到完成该操作所经历的时间，有时又称为读写周期。功耗功耗通常是指每个存储元消耗功率的大小，单位为微瓦/位或者毫瓦/位。可靠性可靠性一般是指对电磁场及温度变化等的抗干扰能力，一般平均无故障时间为数千小时以上。,2.存储器的分级系统对存储器的要求是容量大、速度快、成本低，但这三者在同一存储器中不可兼得。为了解决这一矛盾，采用了分级存储器结构，通常将存储器分为高速缓冲存储器和主存储器和外存储器三级。中央处理器CPU能直接访问的存储器有高速缓存和内存。CPU不能直接访问辅存，辅存中的信息必须先调入内存才能由CPU进行处理。如图所示：,高速缓存简称快存，是一高速小容量存储器。在中高档计算机中，用快存临时存放指令和数据，以提高处理速度。目前快存多由双极性静态随机存储器(SRAM)组成，和内存相比，它存取速度快，但容量小。内存用来存放计算机运行期间的大量程序和数据，它和快存交换指令和数据，快存再和CPU打交道。目前内存多由MOS动态随机存储器(DRAM)组成。辅存目前主要使用的是磁盘存储器、磁带存储器和光盘存储器。,5.2常用的存储器芯片5.2.1半导体存储器芯片的结构半导体存储器芯片通常由存储矩阵、地址译码器、控制逻辑和三态数据缓冲寄存器组成，如图5-2所示。,图5-2存储器芯片的组成,地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。,控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。,数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。,存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。排列方式通常可分为：字结构位结构,5.2常用的存储器芯片5.2.1半导体存储器芯片的结构半导体存储器芯片通常由存储矩阵、地址译码器、控制逻辑和三态数据缓冲寄存器组成，如图5-2所示。,图5-2存储器芯片的组成,存储矩阵也称为存储体，是大量存储元件的有机组合。存储元件则是由能存储一位二进制代码(1或0)的物理器件构成的。,在CPU及其接口电路送来的芯片选择信号CS和读写控制信号RW的配合下，单方向打开三态缓冲器，将该存储单元中的N位代码进行读或写操作。在不进行读或写操作时，芯片选择信号无效，控制逻辑使三态缓冲器处于高阻状态，存储矩阵与数据线脱开。,N个存储元件构成可并行存取，记忆N位代码的存储单元，犹如N个触发器构成一个N位数据寄存器一样。将存储矩阵中的全部存储单元赋予单元地址，由芯片内部的地址译码器实现按地址选择对应的存储单元。,容量为2n个存储单元的存储矩阵，须有n条地址线选通对应的存储单元，若每个存储单元有N位代码(字长为N)，则有N条数据线，该存储体由2nN个存储元件组成。,所谓字结构方式：是指将芯片上所有存储元排列成不同的存储单元，每个单元一个字，每个字的各位在同一个芯片内。例如：1K16位的芯片,所谓位结构方式：是指将芯片上所有存储元排列成不同的存储单元，每个单元一位，即将所有存储元排列成不同字的同一位。例如：8K1位的芯片,大量芯片采用两种方式相结合，例如2K4位的芯片。显然，存储单元的数量与地址多少有关，而每个单元的位数与数据线多少相关。,5.2.2随机读写存储器RAM随机读写存储器简称随机存储器。随机存储器RAM可分为:双极型MOS型目前双极型RAM主要用在高速微型计算机中，而在微型计算机中广泛使用均是MOS型RAM。MOS型RAM分为：静态RAM(staticRAM)动态RAM(dynamic：RAM)静态RAM的存储元件是6管MOS型触发器，每个存储元件中包括的MOS管很多，存储容量有限。动态RAM的存储元件由一只MOS管和一只电容组成，依靠MOS管栅极电容的电荷记忆信息。为了不丢失信息，须在电容放电丢失电荷信息之前，把数据读出来再写进去，相当于再次给电容充电，以维持所记忆的信息，这就是所谓的“刷新”。,常用的静态RAM(SRAM)芯片有6116、6264、62128、62256等。它们分别与下面将要介绍的2716、2764、2712和27256的引线兼容。6116芯片的引线和功能如图53所示。它与EPROM2716的引线兼容，这在使用上是很有利的。它的存储容量为2K字节，即一片6116芯片包含有16384个存储元件。这16384个存储元件以128128的矩阵排列。用A10A011根地址线对其进行行列地址译码，以便对2048个存储单元进行选择，选中的存储单元的8个存储元件的二进制信息同时出入，所以6116有8根数据线。数据是读出还是写入，由芯片允许信号CE、写允许信号WE及输出允许信号OE一起控制。当CE，WE有效(即，CE,WE为低电平)时，数据线上的信号写入被选中的存储单元(一次写入8位二进制信息)；,图5-36116芯片的引线及功能,若CE，OE有效(即CE，OE为低电平)且WE为高电平时，则被选中的存储单元中的8位二进制信息送往数据线D7D0。,5.2.3只读存储器ROM只读存储器(readonlymemory)的特点是信息一经写入，存储单元里的内容就不能改变，即使在断电后也不会丢失，但只能读出。ROM依写入情况可分为：掩模ROM、可编程ROM、紫外线擦除PROM电擦除EPROMPROM的内容由用户自行写入，写入后就不可更改了。,1.EPROM常用的：EPROM芯片以1片2716为最基本容量，即2K8，2732、2764、27128和27256的存储容量则逐次成倍递增为4K8，8K8，16K8和32K8。,它们的引线排列如图55所示。,EPROM的结构要比RAM简单得多，但由于EPROM的写入(编程)需要2025V的编程脉冲，故其芯片与RAM相比少了一条写允许线WE，却多了一条编程控制线PGM和一条编程电压电源线Vpp。EPROM的擦除和写入(编程)需要将芯片从电路板上拔下来在专用的擦除器和编程器进行。而在CPU运行期间即EPROM的读方式下，PGM和Vpp都接Vcc，再没有其他特殊的要求。,2.EEPROMEEPROM的使用简单方便，具有在线编程的独特功能，擦除和写人次数为1万次，信息保持时间为10年。芯片内部有电压提升电路，无论读出还是写入(擦除后再写入)都是只需在单一的+5V电压下进行。常用的EEPROM芯片有2816(2K8)、2817(2K8)和2864(8K8)。2816和2864的引线排列也与相同容量的SRAM6116和6264兼容，2817和2864A的引线排列如图5-6所示。,图562817和2864的引线排列,CE,WE和OE分别为芯片允许信号、写允许信号和输出允许信号。当CE、WE为低电平且OE为高电平时，进行擦写操作；当CE、OE为低电平且WE为高电平时，进行读操作。RDYBUSY为2817和2864A的擦写状态信号线。当2817和2864A进行擦除和写入操作时，将RDYBUSY置为高电平；写入操作完成后，再将RDYBUSY置为低电平。CPU可以通过检测RDYBUSY的状态，来控制2817和2864A的擦写操作。,2816、2817和2864的主要性能指标基本相同：读取时间250ns、写入时间10ns(2816为15ns)、字节擦除时间10ns(2816为15ns)、读操作电压5V、擦写操作电压5V、操作电流110mA。,3.闪速存储器闪速存储器与一般EEPROM不同之处在于，闪速存储器芯片为整体电擦除并需要为其提供12V编程电压。但它的擦除和编程速度高、集成度高、可靠性高、功耗低、价格低，其整体性能优于一般EEPROM。ATMEL公司生产，容量为32K8、64K8、128K8和256K8的芯片分别是AT29C；256、AT29C512、AF29C010和AT29C020。AMI)公司生产的芯片命名为AM28F。容量为256K8芯片的引线排列如图5-7所示。这些闪速存储器芯片的引线都为32条，其差别在地址线的条数，如容量为32K8芯片的。为NC(内部无连接)。,图5-7256K8的引线排列,5.3存储器与CPU的接口在介绍了存储器芯片的结构及具体芯片的使用后，进一步了解如何在微型计算机系统中实现存储器与CPU总线的接口。连接时具体考虑的问题是，根据系统要求的存储容量选择相应的存储器芯片、存储器芯片与微型计算机系统的地址总线、数据总线和控制总线的具体连接方法以及如何对存储器的存储单元进行地址分配等。在微型计算机中，CPU对存储器进行读写操作:首先要由地址总线给出地址信号;然后要发出存储器读或写控制信号;最后才能在数据总线上进行信息交换。存储器与CPU总线的连接，主要是:地址线的连接数据线的连接存储器读或写控制线的连接。,5.3.1存储器芯片与地址总线的连接计算机应用系统的存储器通常都是由多片存储器芯片组成的。芯片内部都自带有地址译码电路，芯片内部的存储单元由芯片内部的译码电路对芯片的地址线输入的地址进行译码来选择，这称为字选。字选只要从地址总线的最低位A。开始，把它们与存储器芯片的地址线依次相连即可完成。而存储器芯片则由地址总线中剩余的高位线来选择，这就是片选。,地址线数与存储单元数间的关系为:存储单元=2x(x为地址线数)即每增加1根地址线，其中所含的存储单元数就在原基础上翻一倍，如表51所示。,1.存储器芯片的地址线与地址总线的连接存储器芯片的地址线与地址总线的连接，即字选原则是从地址总线的最低位A0开始，把它们与存储器芯片的地址线依次相连。2.存储器芯片的片选线与地址总线的连接存储器芯片的片选线与地址总线的连接，即片选有如下2种方法：(1)线选法所谓线选法，是直接以系统的高位地址作为存储器芯片的片选信号，为此只需把用到的地址线与存储器芯片的片选端直接连接即可。线选法连接的特点是简单明了，且不需要另外增加电路。但这种连接方法对存储空间的使用是不连续的，不能充分有效的利用地址空间，只适用于存储器芯片较少的存储器。,(2)译码法所谓译码法就是使用译码器对系统总线中字选余下的高位地址线进行译码，以其译码输出作为存储器芯片的片选信号。这是一种最常用的地址译码方法，能有效地利用地址空间，适用于大容量多芯片的连接。译码电路可以使用现有的译码器芯片。常用的译码芯片有:74LSl39(双2-4译码器)，74LSl38(3-8译码器)74LSl54(4-16译码器)等。,常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。,下面仅介绍74LSl38译码器,图中，A2、A1、A0-输入端；-输出端；-使能端。,T4138的输入、输出取值关系如下表所示。,可见，当时，无论A2、A1和A0取何值，输出中有且仅有一个为0(低电平有效)，其余都是1。,例5.1用译码法连接容量为64K8的存储器，若用8K8的存储器芯片，共需要多少片？共需多少根地址线？其中几根做字选线？几根做片选线？试用74LS138画出译码电路，并标出其输出线的选址范围。若改用线选法能够组成多大容量的存储器？试写出各线选线的选址范围。64K8/8K8=8，即共需要8片存储器芯片。64K=65536=216，所以组成64KB的存储器共需要16根地址线。8K=8192=213，即13根做字选线。选择存储器芯片片内的单元。16-13=3，即3根做片选线，选择8片存储器芯片。芯片的13根地址线A12A0，余下的高位地址线是A15A13，所以译码电路对A15A13进行译码，译码电路及译码输出线的选址范围如图所示：,A15A133根地址线各选一片8K8的存储器芯片，故仅能组成容量为24K8的存储器，A15、A14和A13所选芯片的地址范围分别为:6000H7FFFHA000HBFFFHC000HDFFFH.,5.3.2存储器芯片与数据总线的连接存储器芯片有1位、4位和8位等不同的结构，对应其芯片的数据线分别为1根、4根和8根不等。在与8088CPU总线的8根数据线相连时，就要采用并联的方式。具体的连接方法：1位的存储器芯片，则要用8片，将每片的1根数据线分别与数据总线的8根数据线相连，8片的地址相同。4位的存储器芯片，则要用2片，将每片的4根数据线分别与数据总线的高4位和低4位相连，2片的地址也相同。8位的存储器芯片，则将它的8根数据线分别与8根数据线相连即可。,5.3.3存储器芯片与控制总线的连接存储器芯片与控制总线的连接比较简单，仅有输出允许线OE(或RD)和写允许线WE(或WR)这2个信号的连接。若为只读存储器，则将它的输出允许线OE直接与8088的存储器读信号MEMR相连即可。若为静态随机读写存储器则只要将各芯片的输出允许线OE(或RD)和写允许线WE(或WR)分别并联后再分别与8088CPU总线的存储器读信号MEMR和存储器写信号MEMW相连。,SRAM存储器的组成,由上图知,SRAM存储器由下列部件构成:,存储体:存储单元的集合地址译码器：把二进制表示的地址转换成输出电位，驱动相应的读写电路,选择所需的存储单元。I/O电路：控制选中单元的读/写和信号放大。片选与读/写控制电路：用于存储器的扩容。输出驱动电路：用于多片输出的互连或与双向数据总线的连接。,SRAM存储器与CPU的连接及扩展,1)需要连接的线：地址线、数据线、读/写控制线、片选信号2)当所需的存储器的容量、数据宽度与用于构成计算机的存储器的存储体的容量和数据宽度不相同时，该如何处理？扩展位扩展：当数据位不足时使用字扩展：当容量不足时使用字位同时扩展：当数据位和存储体的容量均不足时使用,3)位扩展,存储体的容量满足CPU对存储器容量的要求。表现为CPU提供的地址线的数量和存储体本身的地址线的数量相同。存储体的数据位少于CPU对数据位的需求。本例中每一个存储体提供1位数据，由多个存储体的数据位共同组成CPU所需要的数据宽度。存储体的片选信号连接成常有效(一般为低电平)所需要的存储体的数量K=CPU所需要的数据位数/存储体所能提供的数据位本例中K=8/1=8,位扩展的特点：,topolgy,4)字扩展,存储体的数据位满足CPU对数据位的要求。表现为CPU提供的数据线的数量和存储体本身的数据线的数量相同。存储体的容量少于CPU对存储器容量的需求。表现为CPU提供的地址线的数量大于存储体本身地址线的数量，多于的地址线用于译码，产生片选信号，选择不同的存储体，由多个存储体的容量共同组成CPU所需要的总容量。存储体的片选信号由CPU多余的地址线译码产生。所需要的存储体的数量L=CPU所需要的总容量/存储体所能提供的容量（单位统一）=2（CPU的地址线存储体的地址线）本例中L=64K/16K=2（1614）=4,字扩展的特点,5）字位同时扩展,当用户所需要的存储器的容量和数据位均大于存储体的容量和数据位时，采用字位同时扩展。所需要的存储体的数量P=KL=,字位同时扩展举例例1：用256K32位的存储体构造2M32位的存储器,并完成与CPU的连接解:所需要的存储体的片数为P=,21024K,256K,=8片,例2、用2114,6116和6264分别组成64K8位的存储矩阵各需要多少芯片？地址需要多少位作为片内地址选择端？最少需要多少位地址作为芯片选择端？,分析1：2114的存储容量是1K4位组成64K8位的存储矩阵需要128片。,片内地址选择需地址线10根，芯片选择最少需要地址线6根64K=216要16根地址线即A0A151K=210要10根地址线即A0A916-10=6根做芯片选择地址线,分析2：6116的存储容量是2K8位组成64K8位的存储矩阵需要32片。,片内地址选择需地址线10根，芯片选择最少需要地址线6根64K=216要16根地址线即A0A152K=211要11根地址线即A0A1016-11=5根做芯片选择地址线,分析3：6264的存储容量是8K8位，要组成64K8位的存储矩阵需要8片。,片内地址选择需地址线10根，芯片选择最少需要地址线6根64K=216要16根地址线即A0A158K=213要13根地址线即A0A1216-13=3根做芯片选择地址线,例3.用译码法连接容量为64K8的存储器，若用8K8的存储器芯片，共需要多少片？共需多少根地址线？其中几根做字选线？几根做片选线？试用74LS138画出译码电路，并标出其输出线的选址范围。若改用线选法能够组成多大容量的存储器？试写出各线选线的选址范围。64K8/8K8=8，即共需要8片存储器芯片。64K=65536=216，所以组成64KB的存储器共需要16根地址线。8K=8192=213，即13根做字选线。选择存储器芯片片内的单元。16-13=3，即3根做片选线，选择8片存储器芯片。芯片的13根地址线A12A0，余下的高位地址线是A15A13，所以译码电路对A15A13进行译码，译码电路及译码输出线的选址范围如图所示：,A15A133根地址线各选一片8K8的存储器芯片，故仅能组成容量为24K8的存储器，A15、A14和A13所选芯片的地址范围分别为:Y36000H7FFFHY5A000HBFFFHY6C000HDFFFH.,A15A14A13中的其中一位为0,例4、用256K8位的存储体构造2M32位的存储器,并完成与CPU的连接,分析：1)例2与例1有何不同是字位同时扩展,(256K32位V256K8位)2)例2与例1有何联系，这种联系对解答本题有何启示？最后存储器的容量相同，都是2M启示：如果先用256K8位的存储体构造成256K32位的存储体则其余的解题方法同例1,topolgy,所需要的存储体的片数为P=,=32,先用4片256K8位的存储体构成256KX32的存储体,再用例1中的方法即可，如下图所示。,由于是32位数据，是8的4倍，故使用A1A0来表示.,本题也可以直接表示成如下图所示的结构。,5.3.4连接举例下面将举例说明如何连接以及连接中应考虑的一些问题。例5.21K静态RAM的数据线和地址线的连接。静态RAM芯片具有1位、4位和8位等不同的结构。如1K位存储器芯片，有10241位、2564位和1288位等不同结构。因此与8088的8位数据总线相连时，应在字向和位向两方面采用地址串联和位并联的方法来满足存储器需要的容量和位数。如要组成1K8位的存储器，可以采用图510所示的10241位的存储器芯片，也可采用图511所示的2564位的存储器芯片。,图5-10用10241位存储器芯片组成的1KRAM,D7D4,4,D7D4,D7D4,D7D4,D7D4,8,A7A0,D3D0,8,I/OA7A0CE,I/OA7A0CE,I/OA7A0CE,I/OA7A0CE,I/OA7A0CE,I/OA7A0CE,I/OA7A0CE,I/OA7A0CE,8,8,8,8,8,8,4,4,4,4,4,4,4,4,图5-11用2564位存储器芯片组成1KRAM,在图5-11的电路中，每一片为2564，故芯片上的地址线为8条，数据线为4条。因此，1K存储容量就要分成4部分（或称为页，0255为第一页，256511为第二页，512767为第三页，7681023为第四页）。用地址总线上的A0A7直接与每片芯片的地址输入端相连，可寻址256，即实现页内寻址。由A8和A9经过译码输出4条线，分别寻址1K的4页，实现页的寻址。因为每一片上的数据为4为位（4条数据线），用2片可组成一页，故4条页寻址线的每一条同时接两片。一页内两片的数据线，一片接到数据总线的D0D3,另一片接到D4D7，各页的数据线并联。,例5.38KEPROM和4K静态RAM的连接。通常，微机系统的存储器中总有一定容量的ROM和RAM，它们的地址必须一起考虑，分别给它们分配一定的地址。图512是用EPROM2732和静态RAM6116组成8KROM和4KRAM的连接图。由图5-12可知，对于2732需要用12条地址线实现片内字选；对于6116需用11条地址线实现片内字选。由于6116的存储容量为2K，而2732的存储容量为4K，对2732的片选需要74LSl38的每条译码输出端可寻址4K存储空间，因此需用A11与74LSl38的译码输出进行逻辑组合，即二次译码后，才能对6116进行片选。存储器的地址线和数据线分别连接至CPU的地址总线和数据总线上。存储器的输