组成原理课程设计报告--4PPM码解码器设计与实现

学校列表第一章总体设计11.1设计原则11.2设计理念11.3设计环境1第2章详细设计32.1设计和实施整个程序32.1.1整个程序的逻辑也是32.1.2选择设备和锁定针脚32.2功能模块设计和实施42.2.1移位寄存器模块的设计与实现42.2.2计数器模块的设计和实现62.2.3 4-2编码电路模块的设计与实现82.2.4并行串行转换模块的设计与实现102.3模拟调试12第三章编程下载和硬件测试143.1编程下载143.2硬件测试和结果分析14参考文献15附录16-17-大学课程设计报告d章2详细设计第一章总体设计1.1设计原则4PPM代码(0001 0010 0100 1000)在解码后成为二进制数字序列(11 10 01 00)。通过使用移位寄存器进行4PPM码串行输入，使用相应的逻辑门电路实现4-2编码器，并通过使用相应的时钟控制和增强的移位寄存器二进制序列串行输出配置4PPM码解码器，实现4PPM码-二进制序列解码。1.2设计理念4ppm码解码器的设计主要包括以下四个部分：移位寄存器；柜台；4-2编码器；串行输入并行输出转换器。在四个部分中分别设计实现相应功能的设备，例如逻辑门、d触发器、时钟信号等。连接特定回路时，要获得所需结果，请将相应的脉冲和门回路连接在一起。4ppm代码解码器的底层和顶层设计使用原理图设计输入进行编译、调试后，形成4ppm.bit文件并下载到XCV200可编程逻辑芯片中，通过硬件测试验证设计的正确性。1.3设计环境(1)EDA环境Xilinx foundation f3.1设计软件Xilinx Foundation F3.1是Xilinx的主要可编程设备开发工具，可用于开发Xilinx上的Spar-tan、Virtex、XC3000、XC4000、XC5200系列的FPGA芯片和XC9500系列的CPLD芯片该平台主要用于百万逻辑门级设计和1gb/s高速通信核心设计。使用此系统，从设计愿景到维特流，所有过程都完成了。该平台是基于工程经理的界面，集成了Xilinx公司和其他公司的一些优秀软件。设计门户工具包括原理图编辑器、有限状态机编辑器、硬件描述语言(HDL)编辑器、LogiBLOX模块生成器和Xilinx内核生成器等软件。其功能是接收各种图形或文字的设计输入，最终生成网络表文件。设计实施工具包括进程引擎、限制编辑器、基板计划程序、FPGA编辑器、FPGA记录器等软件。设计实施工具用于将网络表转换为配置位流并下载到设备。设计验证工具包括功能和计时模拟器、静态计时分析器等，使您能够确定设计的逻辑关系和输出结果，并彻底分析每个计时限制的满足情况。(2)硬件环境韦富警察2000计算机组成原理实验机COP2000计算机配置原理实验系统在由实验平台、开关电源、软件三部分组成的实验平台上，注册组R0-R3、计算设备、累积设备a、注册b、直通/左/右移动设备、地址注册、程序计数器、堆栈、中断源、输入/左/右移动设备COP2000计算机配置原理实验系统设备组件采用计算机结构模型布局，可以实时监控系统测试时的数据流状态和准确性，实验系统的硬件和软件具有用户实验设计的完全开放式特性，提供了微程序控制器和组合逻辑控制器两种控制器方法，系统支持三种工作方式：完全寻址、指令系统和具有强大模拟调试功能的手动方法、在线方法和模拟方法。第二章详细设计2.1总体计划的设计和实施顶部方案实现了4PPM代码解码功能，完成了原理图设计输入，电路实现基于XCV200可编程逻辑芯片。设计原理图的功能后，将输入和输出信号排列到XCV200中指定的插针上，以实现芯片针锁定。2.1.1整个程序的逻辑示意图顶层图形文件的设计实体主要是装配移位寄存器串行输入部、数据清除端CLR、脉冲控制端CLK、二进制序列串行输出部的完整设计实体。编码期间使用并行解码，输出时通过转换器转换为串行输出。4PPM编解码器是基于自上而下设计理念和自下而上实施理念而设计的。作为顶层模块，4PPM代码解码器可以使用Xilinx foundation f3.1中的设备实现，如图2.1所示。图2.1 PPM代码解码器总体设计框图2.1.2选择设备和锁定针脚如图2.1所示，电路图形文件的输入/输出信号排列在xlinx xcv20芯片上，以实现芯片针脚锁定、每个信号和xlinx xcv20芯片针脚映射关系，如图2.1所示。表2.1信号和芯片针脚响应元件符号的输入/输出信号XCV200芯片针脚CLKP213CLRP94INP95出局P147图形文件的输入/输出信号排列在xlinx xcv20芯片上指定的针上，用于芯片针锁定、每个信号和xlinx xcv20芯片针映射，如图2.1所示。2.2功能模块的设计与实现4PPM码解码器的总体设计包括移位寄存器模块、计数器模块、4-2编码电路模块和串行转换模块，这四个模块作为逻辑门电路和触发器实现。2.2.1移位寄存器模块的设计与实现2.2.1.1功能说明移位寄存器实现的功能是，当每个时钟随着到达而上升时，将串行输入的二进制数读取为d触发器，实现移位寄存器，然后实现并行输出。2.2.1.2电路图使用四个相关联的d触发器实现，在每个时钟信号的上升到达时沿着d触发器读取数据，将原始数据向后寄存一个d触发器移动寄存器，并使用最后的串行输出收集从后续计数器获取的数据。具体的设计图见图2.2。图2.2移位寄存器模块2.2.1.3功能模拟根据电路原理，模拟实验数据如图2.3所示进行了设置，如果电路设计符合要求，则应获得表中所示的结果。表2.3模拟输入信号和理想输出结果输入信号输出信号CLKINabcd11000001000001011001001000001000001图2.4输入模块模拟结果图模拟图说明：如图2.4所示，在周期500ns的时钟信号中，输入信号为1001，000，d触发器在每个时钟上升时读取当前输入信号，将旧数据传递到下一个d触发器，所需的理想输出与模拟结果一致，因此电路设计满足要求。2.2.2计数器模块的设计与实现2.2.2.1功能说明计数器模块的主要功能是控制通过4个脉冲信号生成1个脉冲时，从4个d触发器同时输出有效信号。本模块还设置了清晰信号端点，以便在解码器解码的同时实现清晰重置功能。2.2.2.2电路图电路的上半部分是由逻辑门和具有零端的芯片组合而成的，每次4个时钟上升时，在4个d触发器上传送高电平信号，从而使触发器的有效信号同时输出。CLR是0重置控制信号，如果设置为较高级别，则整个模块不起作用，所有输出均设置为0，如果设置为较低级别，则模块正常运行。这里收集的M0，N0信号是为后续串行/并行转换电路准备的。特定电路如图2.5所示。图2.5计数器模块内部电路2.2.2.3功能模拟根据电路原理，模拟实验数据如表2.3所示设置，如果电路设计符合要求，则应获得表中所示的结果。表2.3模拟实验数据和理想输出结果输入信号输出信号CLKCLRA0B0C0D0A1B1C1D11-0000010011001000100010图2.7计数器模块模拟结果模拟图说明：如仿真结果波形图所示，如果CLR设置为0，则随着时钟信号的变化，每次经过4个时钟信号时，4个d触发器获得有效信号，并在输出端同时输出输入信号。所需的理想输出与仿真结果一致，因此电路设计符合要求。2.2.3 4-2编码电路模块的设计与实现2.2.3.1功能说明这个模块的功能类似于我们熟知的3-8解码器。四个输入信号转换为两个二进制输出信号。2.2.3.2电路图图2.8 4-2编码电路模块逻辑电路2.2.3.3功能模拟根据电路原理，模拟实验数据如表2.3所示设置，如果电路设计满足要求，则应获得表中所示的结果。表2.3模拟结果输入信号输出信号CLKCLRINY1Y21 00100 10000010 00010 01 11 00 1图2.7计数器模块模拟结果模拟图说明：如模拟结果波形图所示，如果将输入信号设置为0001 0010 0100 1000，则结果输出信号分别为00 10 01 11。是。所需的理想输出与仿真结果一致，因此电路设计符合要求。2.2.4并行串行转换模块的设计与实现2.2.4.1功能说明此模块根据m，n输入信号控制输出。输出部按顺序每两个时钟周期输出Y1和Y2。2.2.4.2电路图从4位信号到2位2进制信号的转换是通过逻辑门组合实现的。图2.11和串行转换模块逻辑电路2.2.4.3功能模拟根据电路原理，模拟实验数据如表2.3所示设置，如果电路设计满足要求，则应获得表中所示的结果。表2.3模拟结果输入信号输出信号mnY01Y02出局10010000110101011011图2.13和串行转换模块模拟结果模拟图说明：如模拟结果波形图所示，如果将输入信号设置为1001 0001 01 0 1 1101，则结果输出信号分别为0 1 0 1。是。所需的理想输出与仿真结果一致，因此电路设计符合要求。2.3模拟调试仿真调试主要使用功能仿真方法模拟设计的电路并验证最终结果，验证设计电路的逻辑功能、时序的正确性。功能模拟波形结果使用工作手册中提供的实验数据作为模拟的输入信号，如图2.14所示。与工作手册中要求的结果进行比较，表明功能仿真结果是正确的，说明了电路设计的正确性。综合以下步骤，可以下载到COP2000计算机配置原理集成调试实验台。图2.14功能模拟波形结果图仿真结果见表2.3。表2.3模拟结果输入信号输出信号CLKCLRIN出局1-000001010001000101000000000111沈阳航天大学课程设计报告第三章编程下载和硬件测试d第三章编程下载和硬件测试3.1编程下载将使用COP2000模拟软件的编程下载功能获得的4P.bit文件下载到XCV200实验版的XCV200可编程逻辑芯片中。3.2硬件测试和结果分析使用XCV200实验板执行硬件功能测试。定点源代码输入数据通过XCV200实验版的输入开关实现，如表3.1所示，输出数据通过XCV200实验版的LED指示灯实现。表3.1 XCV200实验板信号对应关系元件符号的输入/输出信号XCV200芯片针脚CLKP213CLRP94INP95出局P147使用表2.2中的输入参数作为输入数据逐个测试输出结果，使用XCV200实验板的开关K0输入数据，观察图3.1和表3.2中所示的A7的显示结果。首先将计数器清理为零，以便CLR有效。然后依次输入0001 0010 0100 1000，查看交通灯的状态，交通灯分别显示为11 10 01 00，成功地进行了符合实验要求的实验。参考文献1二硬化。可编程进程逻辑单元和EDA技术m。北京：东北大学出版社，2001半连宾。微机系统原理、接口和EDA设计技术M。北京：北京邮电大学出版社，2006王爱英。计算机配置和结构(第4版)