IP101单端口快速以太网收发器(中文版)

原件由Copyright 2004, IC Plus Corp.提供 铁芙蓉翻译整理10/100M单端口快速以太网收发器特性10100Mbps的TX全双工或半双工支持自动的MDI/MDIX（介质相关交叉）功能完全符合IEEE 802.3/802.3u支持IEEE 802.3u自动协商支持MII / RMII / SNI接口IEEE 802.3全双工控制规范支持自动省电模式支持基线漂移（BLW）补偿支持中断功能支持中继模式内置2.5V的调节器提供3.3V电源基于DSP的PHY收发器技术使用25MHz的晶体振荡器或50MHz振荡的ref_clk信号作为时钟源灵活的LED显示速度、双工、链接、活动和碰撞状态通过 MDC和MDIO与其他MAC通信时支持流量控制0.25u CMOS技术，48引脚LQFP封装支持无铅封装（请参阅订单信息）一般说明IP101A LF是一个IEEE 802.3/802.3u兼容的单端口10/100Mbps快速以太网收发器。它支持自动的MDI/MDIX功能以简化网络安装和减少系统维护成本。为了提高系统的性能，IP101A提供了一个硬件中断引脚指示链接、速度和双工状态的变化。IP101A还提供媒体独立接口（MII）/串行网络接口（SNI）或简化媒体独立接口（RMII）连接不同类型的10/100Mbps的媒体访问控制器（MAC）。IP101A LF设计使用5类非屏蔽双绞线电缆连接到其它局域网设备。IP101A LF收发器是用先进的CMOS技术制造的，该芯片只需要3.3V的电源并在自动节能模式消耗非常低的功率。IP101A LF可以实现网络用双绞线RJ-45接口适配器连接。它也可以很容易地实现集线器、交换机、路由器、接入点。目录：特性总则目录修订历史接收和发送数据的路径框图引脚定义1引脚描述2寄存器描述3功能描述4串行管理界面5晶体规格6布局准则7电气特性7.1直流特性7.1.1绝对最大额定值7.1.2功率消耗7.1.3操作条件7.1.4电源电压7.2交流特性7.2.1 MII定时时序7.2.2 RMII定时时序7.2.3 SMI定时时序8订单信息9封装和机械规范修订历史修订#改变描述IP101A LF-DS-R01初始版本。IP101A LF-DS-R02添加晶体规范和MII交流定时。IP101A LF-DS-R03修改？页7.1.2功耗。IP101A LF-DS-R04修改？页寄存器5.11。IP101A LF-DS-R05添加无铅封装信息。IP101A LF-DS-R06修改通用描述和修改应用程序图。IP101A LF-DS-R07修改15页的MII reg3内容。IP101A LF-DS-R08删除线路图。IP101A LF-DS-R09修改第5页的引脚定义。IP101A LF-DS-R10删除“序言”和修改Page30的X1输入电压IP101A LF-DS-R11修改第7页的“RXER“引脚描述。IP101A LF-DS-R12在第？页和？页添加SMI时序图。接收和发送数据的路径框图图1：IP101A LF的流程图引脚配置图2：IP101A LF引脚分配1、引脚描述类型描述类型描述LI上电或复位的锁存输入PD内部下拉I/O双向输入输出PU内部上拉I输入P电源O输出OD开漏引脚号标识类型描述媒体独立接口（MII）和物理层（PCS）-管理接口引脚25MDCI管理数据接口时钟：此引脚提供了一种时钟参考MDIO。时钟频率可达10MHz。26MDIOI/O管理数据接口的输入/输出：这些引脚的功能是在物理层（PHY）和媒体访问控制器(MAC)之间传输管理信息。媒体独立接口（MII）和物理层（PCS）-媒体独立接口（MII）引脚2TX_ENI(PD)发送使能(允许)：此引脚高电平输入有效。在电平高状态，它表明，在TxD 3:0展现的数据是有效的。7TX_CLKO发送时钟：当芯片工作在MII模式时，此引脚提供了一个25MHz(100BT)和2.5Mbps(10BT)的连续时钟作为TXD 3:0和TX_EN的定时参考。3, 4, 5, 6TXD3:0I数据传输：当TX_EN设置为高电平时，在TX_CLK 的同步下，MAC通过这4条线与PHY传输数据。22RX_DVO接收数据有效：在高电平状态表示数据流呈现在RXD 0:3线，而低电平意味着没有数据交换发生。16RX_CLKO接收时钟：该引脚提供了25MHz (100BT)或2.5MHz(10BT)时钟，而RX_DV引脚使用这个引脚在信息产业部的借鉴。18, 19,20, 21RXD3:0O接收数据：这4个数据线是PHY是传输路径，在RX_CLK的同步下将数据发送到Mac。24RX_ERO(PD)接收错误：当解码接收的数据中有错误发生，此引脚输出高电平时。（注意：这个引脚已经在内部拉低。外部还需要5.1K下拉电阻是为了避免噪音干扰。）1COL/RMIIO/LI(PD)碰撞检测：当此引脚输出高电平信号表示检测到碰撞。RMII模式：在上电复位期间，该引脚的状态被锁存，并根据MII/SNIB（pin44）确定MAC接口RMII MII /SNIB1 RMII接口0 1 MII接口0 0 SNI接口（注意：这个引脚在芯片内部拉低）23CRS/LEDMODO(PD)载波侦听：当该管脚输出高电平指示在发送或接收中，低电平指示线路空闲状态。LEDMOD：在上电复位期间，该引脚的状态被锁存以确定哪个LED模式可操作，请参阅LED引脚说明。（注意：这个引脚内部拉低）引脚号标识类型描述RMII (Reduced MII简化MII)7REF_CLKI参考时钟输入：此引脚是一个输入引脚，在RMII模式作为50MHz参考时钟（REF_CLK）。16C50M_OO参考时钟输出：此引脚在RMII模式可配置为50MHz时钟输出。拥有25MHz晶体振荡器时，IP101A LF能在RMII模式下产生50MHz输出。2TX_ENI(PD)发送使能：指示Mac进行发送操作5,6TXD1:0I两位数据传输24RX_ERI/O接收错误22CRS_DVO载波侦听和接收数据有效20, 21RXD1:0O两位数据接收SNI (Serial Network Interface串行网络接口): 仅用于10Mbps2TX_ENI(PD)发送使能：指示Mac进行发送操作7TX_CLKO发送时钟：10MHz，物理层（PHY）产生的时钟6TXD0I传输串行数据16RX_CLKO接收时钟：10MHz，从接收数据中恢复的时钟1COLO碰撞检测23CRSO载波侦听电缆传输接口3433MDI_TPMDI_TNI/OI/O发射输出对：差分对共享100Base-TX和10Base-T模式。当配置为100Base-TX，输出是MLT-3的编码波形。当配置为10Base-T，输出曼彻斯特码。3130MDI_RPMDI_RNI/OI/O接收输入对：差分对共享100Base-TX和10Base-T模式。引脚号标识类型描述集成电路的配置选项43ISOLI(PD)加载高电平到该引脚将使IP101A LF与其他Mac隔离。这还将隔离MDC/MDIO管理接口。当此引脚被激活时功耗最小。这引脚可以直接连接到GND或VCC。（内部有弱下拉即默认无效）40RPTRI(PD)高电平使能此引脚将令IP101A LF进入中继器模式。该引脚可以直接连接到GND或的VCC。（内部有弱下拉即默认无效）39SPDLI/O(PU)该引脚在上电或复位时锁存输入。设为高电平令IP101A LF进入100Mbps的操作。该引脚可以直接连接到GND或VCC。（内部弱上拉即默认使用100Mbps）38DPLXLI/O(PU)该引脚在上电或复位时锁存输入。设置高电平为全双工。该引脚可以直接连接到GND或的VCC。（内部弱上拉以默认全双工）37AN_ENALI/O(PU)该引脚在上电或复位时锁存输入。高电平启用自动协商模式，低电平为强制模式。该引脚可以直接连接到GND或的VCC。（内部弱上拉默认启用自动协商模式）41APSI(PU)高电平令IP101A LF启用APS模式。此引脚可直接连接到GND或VCC。请参阅电源掉电模式描述以获得更多的信息。（内部弱上拉即默认启用APS模式）44MII_SNIBLI/O(PU)该引脚在上电或复位时锁存输入。高电平令IP101A LF进入MII操作模式。低电平为SNI模式。该引脚可以直接连接到GND或VCC。（内部弱上拉以默认设置MII模式）引脚号标识类型描述LED和PHY（物理层）地址配置这五个引脚在复位期间锁存到IP101A LF以配置用于MII管理寄存器接口的PHY地址4:0。在初始复位后的正常操作中，他们作为状态指示LED的驱动引脚。驱动极性，低电平或高电平有效，由复位期间每个锁存的物理地址4:0 状态决定。如果锁存状态是高则低电平有效，如果锁存状态是低则高电平有效。此外，IP101A LF提供2个LED操作模式。如果是通过拉高CRS选择LED模式2，则只需4个发光二极管作为状态指示。默认的是LED模式1。LED模式1LED模式2LED0LINKLINK /ACT(blinking)LED1FULL DUPLEXFULL DUPLEX /COL(blinking)LED210BT /ACT(blinking)10BTLED3100BT /ACT(blinking)100BTLED4COL（碰撞）Reserved9PHYAD0/LED0LI/O物理地址 0 状态：模式1：连接时激活。模式2：连接时激活，发送或接收数据时闪烁。10PHYAD1/LED1LI/O物理地址 1 状态：模式1：全双工操作时激活。模式2：全双工操作时激活，发生碰撞的时候闪烁。12PHYAD2/LED2LI/O物理地址 2 状态：模式1：以10BASE-T模式连接时激活，当发收发数据时闪烁。模式2：以10BASE-T模式连接时激活。13PHYAD3/LED3LI/O物理地址 3 状态：模式1：以100Base TX模式连接时激活，当发收发数据时闪烁。模式2：以100Base TX模式连接时激活。15PHYAD4/LED4LI/O物理地址 4 状态：模式1：发生碰撞时激活。模式2：保留。引脚号标识类型描述时钟和其他-晶体震荡输入/输出引脚47X2O25MHz的晶体输出：连接到晶体提供响应输出。当X1由一个外部25MHz振荡器驱动的时候必须悬空。46X1I25MHz的晶体输入：连接到晶体提供25MHz晶振输入。如果使用了一个25MHz外部振荡器，X1应连接到振荡器的输出。如果一个50MHz的时钟应用于Pin7，X1应该连接到VSS或2.5V VDD。请参考时钟源描述。时钟和其他-其他引脚42RESET_NIRESET_N：提供一个低电平的信号将复位芯片。要执行一个完整的复位功能，在25MHz的时钟（X1）下，RESET_N 的低电平必须维持至少10个时钟周期方能出现上升沿。芯片要在RESET_N上升沿后延迟2.5ms才能操作。2.5ms延迟是为了保证系统的稳定性。48INTRO(OD)中断引脚：当MII寄存器17:设置为高，此引脚被用作一个中断引脚（注意：这是一个开漏输出，所以需要外部上拉电阻）27TEST_ONI (PD)测试使能：该引脚设置为高电平运行测试模式，而正常运行时该引脚不需要连接。（内部弱下拉默认禁用测试模式）28ISETI传输偏置电阻连接：此引脚应该通过一个6.2k（1%）电阻连接到GND定义以电流驱动传输的DAC。供电和接地32REGOUTP稳压电源输出：这个稳压输出供IP101A LF数字电路。36AVDD33P3.3V模拟电源输入：这是一个3.3V模拟电路的电源，应注意解耦。29,35AGNDP模拟地：这2个引脚应该连接到主板上的GND。8REGINP稳压电源输入：这是一个从Pin32获得的稳压电源输入。无需外部调节器。14DVDD33P3.3V数字电源输入： 供数字电路使用的3.3V电源。11,17,45DGNDP数字地：这3个引脚应该连接到主板上的GND。2、寄存器描述位名称描述/使用默认值(H):3100Register 0 : MII 控制寄存器15Reset一旦设置，将使物理层（PHY）的状态和控制寄存器恢复默认状态。此位也会自动清除。1 =软件复位0 =正常运行0, RW14Loop-back这一位允许发送的数据环回到接收数据路径，即，发送到接收端。在编程这一位后，IP101A LF至少需要512us完成连接。TX / RX数据包应该在512us后被激活。1 =启用环回0 =正常运行0, RW13Speed Selection这一位设置传输速度。1 = 100Mbps0 = 10Mbps1, RW12Auto-NegotiationEnable这一点决定了自动协商功能。1 =启用自动协商；位13和8将被忽略。0 =禁用自动协商；在这种情况下，位13和8将决定连接速度和数据传输模式。自动MDIX功能应禁用（reg16.11 = 1）。请参阅7节自动MDIX功能细节描述。1, RW (TP)11Power Down这一位置位，将关闭PHY芯片供电和内部晶体振荡器电路。MDC与MDIO仍然活动以维持MAC的访问。1 =掉电0 =正常运行0, RW10Isolate1 =电隔离MII硬件但不隔离MDC和MDIO0 =正常运行0,RW9Restart Auto-Negotiation这一位可以重启自动协商功能。1 =重启自动协商0 =正常运行0, RW8Duplex Mode在禁用自动协商时该位设置双工模式（位12 = 0）1 =全双工 0 =半双工完成自动协商后，这一位也将反映协商的双工状态。（1：全双工，0：半双工）1, RW7Collision Test1 =启用Col信号测试0 =禁用Col信号测试0,RW6:0Reserved0, RO位名称描述/使用默认值(H):7849Register 1 : MII状态寄存器15100Base-T41 =启用100Base-T4支持0 =抑制100Base-T4支持0, RO14100Base-TXFull Duplex1 =启用100Base TX全双工支持0 =抑制100Base TX全双工支持1, RO13100Base-TXHalf Duplex1 =启用100Base TX半双工的支持0 =抑制100Base TX半双工的支持1, RO1210Base-T Full Duplex1 =启用10Base-T全双工支持0 =抑制10Base-T全双工支持1, RO1110_Base-T Half Duplex1 =启用10Base-T半双工支持0 =抑制10Base-T半双工支持1, RO10:7Reserved0, RO6MF PreambleSuppression该IP101A LF将接受报头抑制管理框架。该IP101A LF接受管理框架没有报头。复位后第一个SMI读/写事务至少需要32比特的前导报头。按IEEE802.3u规格任何两个管理事务之间必须要一个空闲比特。1, RO5Auto-NegotiationComplete1 =自动协商过程完成0 =自动协商过程未完0, RO4Remote Fault1 =检测到远程故障（读取时自动清除）0 =没有远程故障检测0, RO/LH3Auto-Negotiation1 =链路没有经历过失败的状态0 =链路已经经历了失败状态1, RO2Link Status1 =已建立有效链路0 =未建立有效链路0, RO/LL1Jabber Detect1 = 检测到Jabber状态0 =未检测到Jabber状态0, RO/LH0ExtendedCapability1 =扩展寄存器的容量（性能）0 =基本寄存器的容量（性能）1, RO位名称描述/使用默认值(H): 0243Register 2 : PHY标识寄存器115:0PHYID1IP101A LF的物理标识符ID供软件识别0X0243, RORegister 3 : PHY标识寄存器215:0PHYID2IP101A LF的物理标识符ID供软件识别0X0C54, RO注意：Register 2和register 3标识寄存器一起构成供应商模型、模型版本号和组织唯一标识符（OUI）信息。32位全部分配在这2个寄存器中，并且在需要时所有位都可以返回零。寄存器2包含OUI重要标志的最高和最低位，供应商的模型，模型版本号分配在寄存器3。位名称描述/使用默认值(H):0001Register 4 : 自动协商通告寄存器15NP下一页情况位。0 =传输的主要性能数据页1 =传输协议特定的数据页0, RO14Reserved0, RO13RF1 =通告远程故障检测能力0 =不通告远程故障检测能力0, RW12Reserved0, RO11Asymmetric.Pause1 =本地节点支持非对称流动控制0 =本地节点不支持非对称流动控制0, RW10Pause1 =本地节点支持流量控制0 =本地节点不支持流量控制0, RW9T41 = 本地节点支持100Base-T40 = 本地节点不支持100Base-T40, RO8TX Full Duplex1 = 本地节点支持100Base-TX全双工0 = 本地节点不支持100Base-TX全双工1, RW7TX1 = 本地节点支持100Base TX0 = 本地节点不支持100Base TX1, RW610 Full Duplex1 = 本地节点支持10Base-T全双工0 = 本地节点不支持10Base-T全双工1, RW5101 = 本地节点支持10Base T0 = 本地节点不支持10Base T1, RW4:0Selector二进制编码选择器支持这个节点。目前只有CSMA/CD 指定。没有其他协议的支持。RO位名称描述/使用默认值(H):0000Register 5 : 自动协商链路伙伴能力寄存器(ANLPAR)15Next Page下一页情况位。0 = 传输的主要性能数据页1 = 传输协议特定的数据页0, RO14Acknowledge1 = 链路伙伴告知已收到本地节点的接收性能数据字0 = 无确认0, RO13Remote Fault1 = 链路伙伴表明有远程故障0 = 链路伙伴未表明有远程故障0, RO12Reserved0, RO11Asymmetric.Pause1 = 链路伙伴支持非对称流动控制0 = 链路伙伴不支持非对称流动控制0, RO10Pause1 = 链路伙伴支持流量控制0 = 链路伙伴不支持流量控制0, RO9T41 = 链路伙伴支持100Base-T40 = 链路伙伴不支持100Base-T40, RO8TXFD1 = 链路伙伴支持100Base-TX全双工0 = 链路伙伴不支持100Base-TX全双工0, RO7100Base-TX1 = 链路伙伴支持100Base TX0 = 链路伙伴不支持100Base TX0, RO610FD1 = 链路伙伴支持10Base-T全双工0 = 链路伙伴不支持10Base-T全双工0, RO510Base-T1 = 链路伙伴支持10Base T0 = 链路伙伴不支持10Base T0, RO4:0Selector链路伙伴二进制编码选择器目前只有CSMA/CD 指定。RO位名称描述/使用默认值(H):0000Register 6 : 自动协商扩展寄存器15:0Reserved该位始终设置为0。0, RO4MLF此状态指示是否发生了多个链路故障。1 =故障 0 =无故障0, RO3LP_NP_ABLE此状态指示链接伙伴是否支持下一页的协商。1 =支持 0 =不支持0, RO2NP_ABLE该位表明设备是否能够发送额外的下一页。0, RO1PAGE_RX如果一个新的链接代码字的页面已收到则该位置位。它在管理员读取自动协商链接伙伴能力寄存器（寄存器5）后自动清除。0, RO0LP_NW_ABLE1 =链路伙伴支持自动协商。0, RORegister 16 : PHY 特殊控制寄存器15Debug Mode0 = IP101A LF工作在正常模式1 = IP101A LF工作在调试模式（注：功能位16:4:0受制于本位的设置）0, R/W14:12Reserved0, RO11Auto MDIX Off置位可禁用MDI和MDI-X的自动开关。如果在上电期间通过设置Pin37=0而禁用AN，此位将被自动设置为1。设置Reg0.12=1将重启AN，在这种情况下，如果用户需要自动介质相关交叉功能，该位应设置为0。有关详细信息，请参阅7节自动介质相关交叉功能描述。0, R/W10Heart BeatEnable在10Base-T模式下使能心跳机制0, R/W9Jabber Enable在10Base-T模式开启控时操作0, R/W8Far-End FaultEnable/Disable在100Base-TX模式启用或禁用远端故障的功能1 = Enable 0 = Disable0, R/W7Analog PowerSaving Disable置位将在自动协商过程中禁用省电功能0, R/W6Reserved0, RO5Bypass DSPreset置位将在PCS子层忽视复位DSP机制0, R/W4:3Reserved0, RO2Repeater Mode置位将置IP101A LF为中继模式0, R/W1APS Mode置位将启用自动省电模式0, R/W0Analog Off置位将关闭模拟收发器0, R/W位名称描述/使用默认值(H):0000Register 17 : PHY中断控制/状态寄存器15INTR pin used置位将使pin48作为一个中断引脚。复位pin48将高阻抗。0, R/W14:12Reserved0, RO11All Mask置位将令所有事件的变化无法引起中断1, R/W10Speed Mask置位将令速度模式的变化无法引起中断1, R/W9Duplex Mask置位将令双工模式的变化无法引起中断1, R/W8Link Mask置位将令链路状态的变化无法引起中断1, R/W7Arbiter StateEnable复位将令自动协商器状态机的变化无法引起中断0, R/W6Arbiter StateChange自动协商仲裁变化中断标志0, RC5:3Reserved0, RO2Link StatusChange链接状态改变中断标志0, RC1Speed Change速度变化中断标志0, RC0Duplex Change双工模式变化中断标志0, RC 功能描述IP101A LF10/100Mbps以太网收发器单芯片集成了100 Base-TX 和 10 Base-T模块。IP101A LF充当物理信号之间的接口和媒体访问控制器(MAC)。IP101A LF有几个主要功能:1。物理层(物理编码子层)：这个功能模块包含传输、接收和载波监听功能电路。2。管理接口：媒体独立接口(MII)或精简管理界面(RMII)寄存器包含与其他MAC的通信信息。3。自动协商：确定2个物理收发器之间的通信条件。IP101A LF广播自己的能力，也从对方检测相应的运作模式，最终双方将达成最优化传输模式。IP101A LF的主要功能包括:1。流量控制能力2。LED配置访问3。支持全双工和半双工操作模式4。APS(Auto Power Saving自动节能)模式5。基线漂移(BLWBase Line Wander)补偿6。自动MDI/MDIX功能7。中断功能8。中继器模式9。灵活的时钟源主要功能块描述功能块图是指图1:1。4B/5B编码器：100 Base-X传输需要将4比特半字节数据转换成5比特宽代码字格式。传输的数据在4B/5B块起始位置由J / K代码封装并在结束位置用T / R代码封装。如果在一个传输过程中发生传输错误,H错误代码将被发送。在两个包之间发送空闲码。2。4B/5B解码器：解码器从收到的代码组执行4B/5B解码。5位(5B)数据解码成四位半字节数据。然后解码出的4位(4B)数据通过MII转发到中继器、交换机或MAC设备。SSD随后转化成4B的5个半字节数据，ESD和空闲码都换成了4B的0个半字节数据。解码数据驱动相应的MII端口或共享MII端口。接收一个无效的代码组将导致PHY维护MII的RXER信号。3。扰频器/解扰器：重复的模式存在于4B/5B编码数据，会导致较大的射频频谱峰值并使系统持续从监管机构核准。而加扰传送的信号的辐射信号峰值显著下降。扰频器增加了一个随机发生器数据信号输出。由此产生的信号是极少重复的数据模式。被扰乱的数据流在接收机通过添加另一个随机发生器到输出端实现解扰。接收者的随机发生器具有与发射机的随机发生器相同的函数。扰频器操作是由100Base-TX和TP_FDDI标准决定的。4。NRZI/MLT-3 (曼彻斯特)编码器和译码器：100Base-TX传输需要将数据编码成不归零制（NRZ）格式并再转化成MLT-3信号，在10 Base-T中将在NRZ编码后转换成曼彻斯特编码。这有助于消除双绞线电缆产生的高频噪声。在接收端，编码是从MLT-3 (曼彻斯特)信号逆转回不归零法格式。5。时钟恢复：接收器电路通过再生嵌入在串行流中的时钟信息从输入流恢复数据。时钟恢复模块从接收到的传输信号中提取RXCLK。6。DSP引擎：这一模块包括自适应均衡器和基线漂移校正功能。传输的描述10Mbps发送流路径：TXD并行到串行NRZI /曼彻斯特编码器D/A和线路驱动器TXOMAC通过将4位半字节数据传递到PHY后，数据连续进行并行到串行转换。该转换器输出NRZI编码数据，然后数据再在曼彻斯特编码器中被映射成曼彻斯特编码。发送到物理介质之前，曼彻斯特编码数据通过D/A转换器整形以符合物理介质。10Mbps接收：RXI静噪时钟恢复曼彻斯特/NRZ码解码器串行到并行RXD静噪块通过交流调速和直流幅值测量确定有效的数据。当介质中存在有效的数据，则静噪块将生成一个信号，表明已收到的数据。接收的数据是曼彻斯特编码的，并在曼彻斯特到NRZ码解码器进行解码。然后数据被映射成4位半字节并发送到MAC接口。100Mbps的发射：TXD4B/5B编码器扰码MUX并行到串行NRZI/MLT-3编码器D/A和线路驱动TXO10Mbps和100Mbps传输的主要区别是，100Mbps传输需要从4位宽半字节转为5位宽数据编码，之后数据通过4B/5B加扰器调制以减少辐射能量的产生。然后，数据被转换成NRZI形式再从NRZI编码形式转换为MLT-3的形式。MLT-3数据再送入D/A转换器处理成适合物理介质信号进行传输。100Mbps的RX接收：RXIDSPMLT-3/NRZI解码时钟恢复串行到并行解扰器4B/5B解码器RXD接收到的数据先通过包括自适应均衡器和基线漂移校正机制的DSP引擎。自适应均衡器来补偿在传输的信号损失，基线漂移修正均衡过程。如果一个有效数据被检测到，数据即被解码成NRZI编码数据形式的扰码数据后，再从串行块转换为并行的块。扰码数据经解扰并转换为4位宽格式的数据，然后送往Mac。MII和管理控制接口媒体独立接口（MII）在IEEE 802.3u标准22款定义。此接口的主要功能是提供物理层和MAC /中继器之间的通信路径。它可以工作在10Mbps或100Mbps环境，在10Mbps环境工作频率为2.5MHz的时钟数据速率，在100Mbps环境工作频率为25MHz的时钟数据速率。MII由4位宽度的数据路径完成收发。发送引脚由TXD 3:0、TX_EN和TXC组成，接收引脚由RXD 3:0、RXER、RX_DV 和RXC组成。管理控制引脚包括MDC和MDIO。MDC，管理数据时钟，提供最大10MHz的管理数据时钟供MDIO（管理数据输入/输出）参照。CRS（载波侦听）用于信号的数据传输前发现冲突（COL）。COL将在数据传输过程中有碰撞发生时发出信号。发送一个数据包时，MAC将首先令TX_EN生效、将信息转换成4位宽的数据，然后将数据送入IP101A LF。IP101A LF将按TX_CLK取样数据直到TX_EN变低。接收一个数据包时，一旦数据通过RxD端3:0总线进入当前介质，IP101A LF令RX_DV高电平生效。IP101A LF将按RX_CLK取样数据直到介质回到空闲状态。RMII接口简化媒体独立接口（RMII）是指提供更少的引脚完成数据传输。管理界面（MDC和MDIO），与IEEE 802.3中定义的MII相同。RMII支持10 / 100MB的数据速率，且时钟源由IP101A LF内部或者外部的单一50MHz时钟提供。这个时钟作为发送、接收和控制的参照。RMII提供2位宽独立的发送和接收数据路径，即TXD1:0和RXD 1:0。CRS_DV在接收介质没有闲置的时候有效，在接收介质空闲时无效。在任何传输发生前，CRS_DV要无效且当前TXD1:0和RXD 1:0都要为 “00”值。当传输开始时，IP101A LF将发送“01”（TXD 1:0 = 01）用于表明SFD的前导码，TX_EN也与第一个半字节数据同步生效。TX_EN要到最后数据传输结束才失效。在接收端，收到“01”意味着一个有效的数据是可用的。如果载波检测失败，RXD 1:0应保持“10”直到传输结束。在10Mbps的模式，每十个REF_CLK周期取样一次RXD1:0和TXD1:0，因为REF_CLK的频率比的10Mbps的数据速率快10倍。SNI接口当IP101A LF芯片工作在10BASE-T（无论是自动协商还是强制模式），还为老式MAC提供串行网络接口（SNI）。要建立这种操作方式，需要将MII/SNIB和COL / RMII引脚电位都拉低。除数据位宽和时钟速率外，SNI接口的传输协议与MII接口几乎相同。这个接口包括PHY的数字锁相环（DPLL）产生的10Mbps传输和接收的时钟、10Mbps的发送和接收串行数据、传输使能、碰撞检测和载波侦听信号。自动协商和相关信息IP101A LF支持IEEE 802.3u标准28条款。IP101A LF可以操作在10Mbps/100Mbps和半/全双工传输模式。IP101A LF也支持流控制机制来防止网络中的任何冲突。如果另一方不支持自动协商功能，IP101A LF将连接在半双工模式并进入并行检测。在自动协商开始时，IP101A LF会通过发送FLP波形向另一端广播自己的能力，也从另一端侦听信号。IP101A LF根据接收到的信号为自己配置正确的连接速度。如果从另一端收到NLP请求信号，IP101A LF将进入10Mbps模式，如果是闲置脉冲（独特的100Mbps模式）IP101A LF进入100Mbps模式。一旦与另一方完成了协商，IP101A LF将配置本身所需的连接方式，如10100Mbps或半/全双工模式。如果在1200 1500ms没有检测链路脉冲，IP101A LF将进入链路故障状态并重启自动协商程序。自动协商的信息存储在IP101A LF的MII寄存器。这些寄存器可以修改和监视IP101A LF的自动协商状态。在寄存器0中的复位自动协商位可以随时设置以重启自动协商。IP101A LF芯片具有流量控制的能力。如果MAC支持流量控制条件，则可以通过设置寄存器4的位10（停顿）而启用流量控制。引脚37（AN_ENA）、38（DLPX）、39（SPD）可以手动配置IP101A LF的传输能力。1。使能引脚37（高）将令IP101A LF使用自动协商模式，如果设置低电平到引脚37，它将令IP101A LF使用强制模式。2。38引脚将配置IP101A LF的双工能力，高电平将IP101A设置为全双工，低电平让IP101A LF进入半双工模式。3。39引脚确定连接速率。如果该引脚被拉高，IP101A LF被设置在100Mbps，而低电平会使IP101A LF在10Mbps的速度连接。AN_ENA(Pin 37)DLPX(Pin38)SPD(Pin39)操作HLL自动协商，不支持100Mbps和全双工模式操作能力HHL自动协商，不支持100Mbps模式操作能力HLH自动协商，不支持全双工模式操作能力HHH自动协商，支持100Mbps和全双工模式操作LLL禁止自动协商，不支持100Mbps和全双工模式操作能力LHL禁止自动协商，不支持100Mbps模式操作能力LLH禁止自动协商，不支持全双工模式操作能力LHH禁止自动协商，支持100Mbps和全双工模式操作自动MDIX功能IP101A LF将持续在MDI RX对探测输入信号，如果检测不到输入信号，IP101A LF将自动交换TX和RX对试图建立连接。IP101A LF在自动协商模式和强制模式下都支持这个功能。LED配置IP101A LF提供2个LED操作模式模式1(默认):LED功能LED0Link status：常亮表示链接已建立LED1Duplex operation：常亮表明工作在全双工状态LED210BT/ACT：常亮表明10 Mbps的连接已经建立，闪烁表明有收发。LED3100BT/ACT：常亮表明100 Mbps的连接已经建立，闪烁表明有收发。LED4Collision detect：常亮表明有冲突（碰撞）发生模式2 (可以通过4.7 k电阻拉高CRS来指定):LED功能LED0Link/ACT：常亮表示链接已建立，闪烁表明有收发。LED1Duplex/COL：常亮表明工作在全双工状态，闪烁表明有冲突（碰撞）发生LED210BT：常亮表明10 Mbps的连接已经建立LED3100BT：常亮表明100 Mbps的连接已经建立LED4未用LED引脚还包括PHY的地址信息，默认PHY地址设置为00001b(01h)。PHY地址可以通过改变LED电路。修改方法如下：图3：物理地址配置用左边的图将引脚连接到VDD33则该位PHY地址为1。用右边的图将引脚连接到GND则该位PHY地址为0。通过合理选择上图电路图即可编辑PHYAD0到 PHYAD4的PHY地址。灵活的时钟源Pin1COL/RMIIPin44MII/SNIB功能11RMII，外部 50MHz 振荡时钟连接到7脚10RMII，25MHz晶体或振荡器接X1、X2；50MHz时钟输出到Pin16。(请参阅下面我们建议的应用电路图)。01MII，25MHz晶体或振荡器接X1、X200SNI，25MHz晶体或振荡器接X1、X2当选定pin1 = 1和pin44 = 0，在RMII模式的50MHz时钟将由IP101A LF提供。我们建议应用电路如下：图4 应用电路建议对于此配置，IP101A LF的RMII参考时钟来自7脚。时钟脉冲相位差可以通过添加一个外部缓冲并让各芯片输入到缓冲输出之间的线路等长来消除。省电模式IP101A LF有4种省电方法。这4种方法如下：寄存器0的11位掉电位：置位该位将关闭PHY芯片供电和内部晶体振荡器电路。MDC与MDIO仍然活动（以维持MAC的访问）。寄存器16的1位APS模式位：在连接断开后置位该位将令PHY进入节电模式 (APS睡眠模式)，而MDC和MDIO保持活动。在APS的睡眠状态IP101A LF将每64 ms发送一次NLP。寄存器16的位0模拟关闭位：置位该位会让IP101A LF进入模拟关闭状态。这将关闭所有模拟功能但内部25MHz操作时钟、MDC和MDIO仍活动。ISOL 引脚(43脚)：置高电平将从MAC隔离IP101A LF并禁用管理界面(MDC和MDIO)。此时电源使用最少。中继器模式设置引脚40(RPTR)高或寄存器16的位2置1，都将令IP101A LF进入中继器模式。如果IP101A LF用于中继器，如果IC在接收数据包过程中，CRS将输出高电平。如果IP101A LF用于网络接口卡，CRS将在发送和接收数据包时均有效。杂项ISET(28脚)应该通过6.2k1%欧姆电阻接地来确保用正确的驱动电流来传输DAC。42脚置低（REST_N）至少10 ms将重置IP101A LF的所有功能。寄存器0的15位将令PHY进入默认状态。中断IP101A LF提供4种中断功能：变速、双工变化、链接变化和仲裁者状态改变。中断屏蔽可以通过Reg 17选择，当相应事件发生时，一个低电平有效的中断将会从Pin48送出。4 串行管理界面用户可以通过串行管理接口MDC和MDIO访问IP1