三人多数表决电路

实验193人多数表决电路的设计一、设计目的1 .掌握用门电路组合逻辑电路来设计的方法。2 .掌握用中规模集成的组合逻辑芯片设计组合逻辑电路的方法。3、根据学生们给出的主题，要求能以多种方式设计电路。二、设计要求1、用三种方法设计三人多数表决电路。2 .分析各种方法的优点和缺点。考虑3、4人多数表决电路的设计方法。要求用三种方法设计三人多数表决电路。 要求自模拟步骤，用给定的芯片实现电路。三、参考电路将按钮同意灯点亮为输入高电平(逻辑为1 )，否则将按钮同意设为输入低电平(逻辑为0 )。 输出逻辑为1表示赞成，输出逻辑为0时表示相反。根据题意和以上的设定，列逻辑状态表如表19-1所示。表19-1甲组联赛乙级联赛c.cf.f00000010010001111000101111011111从逻辑状态表可以看出，只有4、6、7、8项可以将输出逻辑设为1。 因此，时钟的逻辑表达式如下所示从简化的逻辑式可以看出，前括号中表现了排他性的关系。 因此，如下制作逻辑图。图191人投票电路用于设计组合逻辑电路的MSI芯片主要是解码器和数据选择器。 设计过程与几步前相同，可以不简化所写的逻辑函数式，以最小项的和的形式，根据主题的要求选择适当的装置，描绘电路图来实现。四、实验设备和设备本实验的设备和器件如下实验设备：数字逻辑实验箱、逻辑笔、万用表及工具实验设备： 74LS00、74LS20、74LS138、74LS153等。五、实验报告要求1 .写下具体的设计步骤，画出实验线路。2、根据实验结果分析各种设计方法的优点和使用场合。实验20系列脉冲检测器的设计一、设计目的1 .学习时间序列逻辑电路的设计和调试方法。2 .知道序列脉冲产生器和序列脉冲检测器的功能的差异和设计方法。二、设计要求和技术指标1 .设计序列脉冲检测器，当连续输入信号110时，电路输出为1，而不是电路输出为0。2 .确定合理的整体方案。 对各种方案进行比较，在电路的先进性、结构复杂性、成本高低、制作便利性等方面进行综合比较。 自己制定设计步骤，写出设计过程，选择合适的芯片，完成电路图。3 .构成系统。 在一定幅度的附图上合理地布置各电路，通常根据信号的流动，采用从左向右流的规律来布置各电路，并显示必要的说明。注意：作为序列脉冲检测器的输入信号，还需要设计序列脉冲发生器。4 .用示波器观察实验中各点的电路波形，与理论值进行比较，分析实验的结论。三、设计说明和提示PS K顺序检测器xqdqqqqqqqqq十进制计数PSPS图20-1串行输入序列脉冲检测器的原理框图图20-1串行输入序列脉冲检测器的原理框图。 其功能是，一比特一比特地检测输入信号x，在输入序列中出现“110”的情况下，最后的“0”出现在输入侧时，如果输出z为“1”，之后的输出信号序列保持“110”，则输出端z保持“1”。 在其他情况下，输出端z为“0”。 输入输出关系如下时钟CP12345678输入x01101101110输出Z 00010001调试的要点：1、对块调试，即序列脉冲产生器的电路进行调试，然后对序列脉冲检测器的电路进行调试。2、序列脉冲发生器和序列脉冲检测器应确保同步。脉冲发生器电路形式多，为了简化电路，可以将十进制计数器的最高位作为输出使用。四、实验设备和设备本实验的设备和器件如下实验设备：数字逻辑实验箱，双跟踪示波器，逻辑笔，万用表及工具实验器件： 74LS00、74LS112、74LS290、555计时器和电阻容量稍小。四、设计报告要求1 .描绘整体电路图和整体电路框图。2 .单元电路分析。3 .测试结果和调试过程中遇到的故障分析。实验11多重智能应答装置一、实验目的1 .学习在数字电路中诸如d触发器、分频电路、多振荡器、CP时钟源等单元电路的综合操作。2 .熟悉多功能响应装置的工作原理。3 .了解简单的数字系统实验、调试和故障排除方法。二、实验原理图11-1是4人用的智能响应装置的线路，判断响应优先级。图11-1智能响应装置的概念图图中的F1是4d触发器74LS175，有共同的0端子和共同的CP端子，引脚排列参照附录，F2是双4输入和非门74LS20 F3是由74LS00构成的多振荡器，F4是由74LS74构成的四分频电路，F3， 用F4构成响应电路中的CP时钟源，在响应开始时主持人清除信号，按下复位开关s，则74LS175的输出Q1Q4全部为0，所有的发光二极管LED熄灭，主持人宣告“响应开始”后，首先判断的参加者按下开关对应的发光二极管会点亮，会用来自非门F2的信号锁定剩馀的三个响应者的电路，并且不会接收其他信号，直到主持人再次清除该信号为止。三、实验设备和设备1、5V直流电源2 .逻辑电平开关3 .逻辑电平显示器4 .双跟踪示波器5、数字频率计6 .直流数字电压表7、74LS175、74LS20、74LS74、74LS00。四、实验内容和程序1 .测试各触发器和各逻辑门的逻辑功能。2、图11-1的布线、答录机5个开关连接实验装置上的逻辑开关，发光二极管连接逻辑电平显示器。3 .关断电路中的CP脉冲源电路，并分别对多振荡器F3和分频器F4进行调试，以调节多振荡器10khz的音量，并将脉冲频率设置为约4KHz，从而观察F3和F4的输出波形并测试其频率。4 .试试看家电路功能5接通电源，CP连接实验装置上的连续脉冲源，取重复频率约1KHz。(1)在响应开始之前，开关K1、K2、K3和K4都设置为“0”，准备响应，将开关s设置为“0”，关闭所有发光二极管，并将s设置为“1”。 响应开始时，将K1、K2、K3、K4中的任一个开关设为“1”，观察发光二极管的点亮、熄灭状况，另外，将其他三个开关中的任一个设为“1”，观察发光二极管的点亮、熄灭的变化的有无。(2)重复(1)的内容，改变K1、K2、K3、K4中的任一个的开关状态，观察看家的动作状况。(3)整体测试切断实验装置上的连续脉冲源，接通F3和F4进行了实验。五、实验预习要求在图11-1的电路中追加定时器功能，定时器电路的显示时间精确到秒，最多限制为2分钟，超过期限后，将取消响应权，电路将如何改善。六、实验报告1 .分析智能响应装置的各部分的功能和操作原理。2 .总结数字系统的设计、调试方法。3 .分析实验中出现的故障和解决方案。实验十二数字电子秒表。一、实验目的1 .学习单元电路(诸如，JK触发器、时钟发生器和计数、解码显示等)在数字电路中的综合应用。2 .学习电子秒表的调整方法。二、实验原理图12-1是电子秒表的电路图。 根据功能分为3个单元电路进行分析。1 .控制电路图12-1的单元是由集成JK触发器构成的控制电路为3进制计数器，图12-2是3进制计数器的状态迁移图。 其中，00状态是电子秒表保持状态，01状态是电子秒表零状态，10状态是电子秒表计数状态。JK触发在电子秒表中的作用是向计数器提供归零信号和计数信号。注意：调试时请清除JK触发器。2 .时钟发生器图12-1的单元ii是由555计时器构成的多振荡器，是性能好的时钟源。图12-1电子秒表的原理图调节音量RW，使得在输出端3获得频率为50HZ的矩形波信号，JK触发器Q2=1时，门5打开，此时50HZ脉冲信号通过门5作为计数脉冲加在计数器的计数输入端CP2上。图12-3 74LS90针排列00011011图12-2 JK触发结构的三进制状态迁移图4 .计数和解码显示如图12-1的单元所示，二-五-十进制相加计数器74LS90构成了电子秒表的计数单元。 其中，计数器将频率为50HZ的时钟脉冲进行5分频，在输出端Q3取得周期为0.1S的矩形脉冲，作为计数器的时钟输入。 计数器以及计数器连接成8421符号十进制形式，其输出端连接到实验装置上的解码显示单元的相应输入端，能显示0.10.9秒的计时。注：集成异步计数器74LS9074LS90是异步的二-五-十进制加法计数器，可以制作二进制加法计数器和五进制和十进制加法计数器。图12-3是74LS90针排列，表12-1是功能表。表12-1的双曲馀弦值输出功能清0位置9手表Q3 Q2 Q1 Q0R0(1)、R0(2)。S9(1)、S9(2)。CP1 CP211000000清000111001位置90000 1Q0输出二进制计数1 Q3Q2Q1输出五进制计数 QAQ3Q2Q1Q0输出8421BCD码十进制计数QD Q0Q3Q2Q1输出5421BCD码十进制计数1 1不变保持根据不同的连接方式，74LS90可以实现4种不同的逻辑功能，还可以在R0(1)、R0(2)清除计数器，在S9(1)、S9(2)中将计数器设为9。 具体功能的详细情况如下(1)从cp1输入计数脉冲，并且Q0作为输出端成为二进制计数器。(2)从CP2输入计数器脉冲，Q3Q2Q1作为输出端是异步五进制相加计数器。(3)连接CP1和Q0，从CP1输入计数脉冲，并且如果Q3、Q2、Q1和Q0被设为输出端，则构成异步8421码的十进制相加计数器。(4)如果连接cp1和Q3，从CP2输入计数脉冲，将Q0、Q3、Q2、Q1作为输出端，则构成异步的二进制计数器。(5)清零，设置9功能。1 )异步清零R0(1)、R0(2)都为“1”时S9(1)、S9(2)中有“0”时，实现异步归零功能，即Q3Q2Q1Q0=0000。2 )套9功能在S9(1)、S9(2)都是“1”的情况下，R0(1)、R0(2)中有“0”时，实现Q3Q2Q1Q0=1001这一组9功能。 三、实验设备1，5v直流电源2 .双跟踪示波器3 .直流数字电压表4 .数字频率计5 .单脉冲源6 .连续脉冲源7 .逻辑电平开关8 .逻辑电平指示器9 .解码显示器10、74LS002、5551、74LS903和74LS112，音量、电阻和电容稍有不同。四、实验内容和程序由于实验电路中使用的器件很多，所以实验前必须合理配置各器件在实验装置上的位置，使电路逻辑清晰，缩短布线。实验时，按照实验任务的顺序，对各单元电路分别进行布线和调试。 即分别测试基本RS触发器、单稳定触发器、时钟发生器和计数器的逻辑功能，等待各单元电路正常动作，然后阶段性地连接相关电路进行测试测试电子秒表的电路整体功能。这种测试方法有利于检查和故障排除，保证实验顺利进行。1 .控制电路(JK触发器)的测试测试方法添加了：个单脉冲，调查了如图12-2所示的3个有效状态的一次循环是否完成。2 .时钟发生器的测试参考测试方法实验15，用示波器观察输出电压波形，测定其频率，调节RW，使输出矩形波的频率达到50Hz3 .计数器的测试(1)计数器以五进制形式连接，RO(1)、RO(2)、S9(1)、S9(2)是逻辑开关输出插孔，CP2是订单下一脉冲源，CP1是高电平“1”，Q3Q0在实验设备上解码显示输入端子d、c、b、a，表12-1(2)计数器以及计数器为8421码的十进制形式，进行内容(1)和逻辑功能测试。 做记录。(3)级联计数器、，进行逻辑功能测试。 做记录。4 .电子秒表的整体测试各单元电路的测试正常后，按照图12-1连接几个单元电路，进行电子秒表的总测试。加上3个单脉冲，