SRAM特点及工作原理

静态随机存储器的特点和工作原理中心主题：静态随机存取存储器基本介绍静态随机存取存储器的主要规格和特点静态随机存储器的结构和工作原理解决方案：中央处理器和主存储器之间的高速缓存中央处理器内部的L1/L2或中央处理器外部的L2高速缓存用于中央处理器外部扩展的海岸高速缓存静态随机存取存储器是静态随机存取存储器的英文缩写。它是一种具有静态存取功能的存储器，无需刷新电路即可存储其中存储的数据。基本介绍静态随机存取存储器可以存储存储在其中的数据，无需刷新电路。然而，动态随机存取存储器每隔一段时间需要刷新和充电一次，否则内部数据会消失，所以静态随机存取存储器具有较高的性能，但静态随机存取存储器也有其缺点，即集成度低，相同容量的动态随机存取存储器可以设计得体积较小，但静态随机存取存储器需要较大的体积和消耗更多的功率。因此，静态随机存取存储器占据了主板上的一部分区域。主要规格一种是中央处理器和主存之间的缓存，有两种规格：一种是固定在主板上的缓存；另一个是插在卡插槽中用于海岸扩展的缓存。此外，在芯片1468l8的电路中，还有一个容量较小的128字节静态随机存储器，用来存储我们设置的配置数据。此外，为了加快数据在中央处理器内部的传输，自80486中央处理器以来，高速缓存也被设计在中央处理器内部。因此，在五核处理器中有所谓的L1Cache(一级缓存)和L2Cache(二级缓存)。通常情况下，L1缓存构建在中央处理器内部，L2缓存设计在中央处理器外部。然而，奔腾处理器同时在中央处理器内部设计L1和L2高速缓存，所以奔腾处理器的体积很大。最新的奔腾II将L2高速缓存移到了中央处理器核心之外的一个黑盒子里。静态随机存取存储器显然速度快，不需要刷新操作，但它也有另一个缺点，即价格高、体积大，所以不能用作主板上消耗大的主存储器。基本特征其特点概括如下：优点：速度快，无需配合内存刷新电路，可提高整体工作效率。缺点：集成度低，功耗高，同容量体积大，价格高，关键系统提高效率的数量少。静态随机存储器系统：中央处理器和主存储器之间的高速缓存。 L1/L2内部中央处理器或L2高速缓存外部。中央处理器外部扩展的海岸高速缓存。CMOS146818芯片。主要目的静态随机存储器主要用于二级缓存。它使用晶体管来存储数据。与动态随机存取存储器相比，静态随机存取存储器速度更快，但其容量比同一区域内的其他类型的存储器要小。静态随机存取存储器的速度很快，但价格昂贵。通常，小容量静态随机存取存储器被用作高速中央处理器和低速动态随机存取存储器之间的高速缓存。静态随机存取存储器也有很多种，如异步静态随机存取存储器(AsynchronousSRAM)、同步静态随机存取存储器(synchronousSRAM)、并行存储系统随机存取存储器(pipelinedbrush静态随机存取存储器、流水线突发静态随机存取存储器)和并行存储系统随机存取存储器(cSRAM)等。英特尔尚未公布细节。基本的静态随机存取存储器结构如图1所示。静态随机存储器一般可分为五个部分：存储单元阵列(核心单元阵列)、行/列地址解码器(解码)、读出放大器(读出放大器)、控制电路(控制电路)、缓冲/驱动电路(FFIO)。静态随机存取存储器是一种静态存储模式。双稳态电路被用作存储单元。静态随机存取存储器不像动态随机存取存储器那样需要不断刷新，工作速度更快。然而，由于存储单元器件的数量很大，所以集成度不高，并且功耗也很高。工作原理图2六管单元电路图静态随机存储器的工作原理：假设“1”将被写入图2的6T存储单元，某一组地址值首先被输入到行和列解码器，选择特定单元，然后写使能信号WE被使能。要写入的数据“1”被写入电路改变为“1”和“0”，然后分别施加到所选单元的两条位线BL、BLB。此时，所选单元的WL=1，晶体管N0、N5导通，BL、BLB上的信号分别发送到Q、QB点，因此Q=1，QB=0，从而获得数据“1”。写入数据“0”的过程类似。静态随机存储器的读取过程以读取“1”为例。通过解码器选择列位线，B1和BLB被预充电到电源电压VDD。预充电后，通过行解码器选择一行，然后选择存储单元。因为“1”存储在其中，所以WL=1，Q=1，QB=0。晶体管N4和N5导通，电流通过N4和N5流向地，从而降低了BLB的电位。BL和BLB之间的电势产生电压差。当电压差达到某个值时，灵敏度放大器被打开以放大电压，然后该电压被发送到输出电路以读出数据。结构原理静态随机存取存储器也是由晶体管组成的。开代表1，关代表0，并且该状态将保持直到接收到改变信号。这些晶体管不需要刷新，但当它们关闭或断电时，它们会像动态随机存取存储器一样丢失信息。静态随机存取存储器非常快，通常可以工作在20纳米或更快。一个动态随机存取存储器单元只需要一个晶体管和一个小电容，而每个静态随机存取存储器单元需要四到六个晶体管和其他部件。因此，除了价格更高，静态随机存取存储器芯片的形状也更大，比动态随机存取存储器占据更多的空间。由于形状和电特性的不同，静态随机存取存储器和动态随机存取存储器不能互换。静态随机存取存储器由于其高速和静态特性，通常被用作高速缓冲存储器。计算机主板上有缓存插槽。下图显示了静态随机存取存储器的框图。从上图可以看出，静态随机存储器一般由五部分组成，即存储单元阵列、地址译码器(包括行译码器和列译码器)、灵敏放电器、控制电路和缓冲/驱动电路。在图中，A0-Am-1是地址输入端CSB。网络和OEB是控制读写操作的控制终端，读写操作在低电平时有效，1100-11ON-1是数据输入和输出终端。存储器阵列中的每个存储器单元与行和列中的其他单元共享电连接，水平连接被称为“字线”，用于流入和流出存储器单元的数据的垂直连接被称为“位线”。可以通过输入地址选择特定的字线和位线。字线和位线的交叉点是选定的存储单元。以这种方式唯一地选择每个存储单元，然后对其执行读和写操作。一些存储器被设计成同时输入和输出多位数据，例如4位或8位。这样，根据上述方法，将选择4或8个存储单元用于读和写操作。在静态随机存取存储器中，以矩阵形式排列的存储单元阵列被解码器和具有外部信号的接口电路包围。存储单元阵列通常采用正方形或矩阵的形式，以减小整个芯片面积并便于数据访问。以具有4K位存储容量的静态随机存取存储器为例，总共需要12条地址线来确保每个存储单元可以被选择(212=-4096)。如果存储单元阵列被布置成仅包含一列的条形，则需要12/4K位解码器，但是如果存储单元阵列被布置成包含64行和64列的正方形，则仅需要6/64位行解码器和6/64位列解码器，行解码器和列解码器可以分别被布置在存储单元阵列的两侧，64行和64列具有4096个交叉点，并且每个点对应于一个存储位。因此，将存储单元排列成正方形比将存储单元排列成长条形大大减小了整个芯片的面积。除了长条状存储单元的单一形状