微机总线技术与总线标准.ppt

1，第4章总线技术和总线标准，4课时，2，第4章总线技术和总线标准(4课时)，4.1总线技术(掌握)概述总线仲裁总线操作和定时4.2总线标准(理解)片上AMBA总线PCI系统总线异步串行通信总线，3，4.1总线技术，总线是计算机系统中的信息传输通道，由系统中的所有组件共享。公共汽车的特点是通用性。由多条通信线路(电缆)组成的计算机系统通常包括不同类型的总线。在不同级别的计算机组件之间提供通信路径的原因是， n个具有非总线结构的设备具有N*(N-1)/2个非总线结构的m个发送和N个接收设备之间的互连线数量为m * n。使用总线的优点减少了组件之间的连接数量，并且具有良好的可扩展性。建立系统和更新产品都很方便。4.总线元件、线路介质类型：有线(电缆、光缆)和无线(电磁波)特性。原始数据传输速率带宽对噪声的敏感度：内部或外部干扰对失真的敏感度：对信号和传输介质之间相互作用引起的衰减的敏感度：信号通过传输介质时的功率损耗总线协议、总线信号：有效电平、传输方向/速率/格式等。电气性能、机械性能、总线时序：指定通信双方的联系方式，总线仲裁：指定解决总线冲突的方式，如接口大小、形状等。以及其他：例如错误控制等、5、总线协议组件、6、总线分类等。根据位置(数据传输范围)、片上总线、芯片总线(芯片间总线、组件级总线)、系统内总线(板级总线)、外部总线(通信总线)、非通用总线(与特定芯片相关)、通用标准总线、地址总线、控制总线、根据总线功能、数据总线、并行总线、串行总线、根据数据格式、根据时序关系(握手模式)、同步、异步、半同步、同步、异步、7、外部总线、(系统)外部总线如并行端口、串行端口、 (系统)内部总线如ISA，PCI，芯片(inter)总线三种总线形式，(1)片上总线单总线形式，计算机系统的四层总线结构，8、总线组织形式，组织形式：单总线，双总线，多级总线单总线特征：内存和I/O共享同一总线优点：结构简单，成本低，易扩展缺点：带宽有限，传输速率低(可能导致物理长度过长)，9、双总线， 特点：存储总线输入/输出总线的优势：提高总线带宽和数据传输速率，克服单一总线共享的局限性，以及存储/输出访问速度不一致和不同总线要求的矛盾缺点：繁忙的中央处理器，10，多级总线，特点：高速外设和低速外设分别使用不同的总线优势：高效率，进一步提高系统传输带宽和数据传输速率缺点：复杂，11，典型的多级总线结构的微机，内存总线，高速输入/输出总线，低速输入/输出总线，12，13， 微型计算机系统中的内部总线(板级总线)，14，微型计算机系统中的外部总线(通信总线)，15，总线分类，根据位置(数据传输范围)，片上总线，芯片总线(芯片间总线，部件级总线)，系统中的内部总线(板级总线)，系统中的外部总线(通信总线)，非通用总线(与特定芯片相关)，通用标准总线，地址总线，控制总线，根据总线功能，数据总线，并行总线，串行总线，根据数据格式，根据时序关系(握手模式)，同步， 异步、半同步、同步、异步、16、三总线、哈佛架构、冯诺伊曼架构、17、典型控制信号、总线控制信号存储器写信号存储器读信号读信号读信号读信号读信号总线请求信号总线授权信号中断请求信号中断响应信号时钟信号复位信号18总线隔离和驱动，当不工作时，功能部件与总线隔离。 同时，只有一个组件可以向总线发送数据以提供驱动能力。数据发送器必须提供足够的电流来驱动多个元件以提供锁存能力。它具有信息缓存和信息分离能力。19.总线电路中常用的器件，三态总线驱动器驱动，隔离单向，双向，20，锁存器，信息高速缓存(有时具有驱动能力)和信息分离(地址和数据分离)，直通，保持，高电阻，21，微机系统的三总线结构，微机系统的三总线，5V，读写控制，读写控制，读写控制，23，总线性能指标，总线时钟频率：总线上的时钟信号频率，总线宽度：数据线，地址线宽度，总线速率：总线每秒能传输数据的最大次数总线速率=总线时钟频率/总线周期数总线周期数：总线传输数据所需的时钟周期数传输一个数据总线带宽：每秒传输的字节数总线负载容量，24，总线宽度，总线宽度：一般来说，它是总线设置的通信线路(电缆)数。具体地，用于传输总线中数据集的信号线的数量是数据总线宽度，用于传输地址的信号线的数量是地址总线宽度。例如，8位、16位、32位、64位等数据总线宽度。很大程度上决定了计算机总线的性能。地址总线的宽度决定系统的寻址能力，总线带宽，总线带宽表示总线在单位时间内可以传输的最大数据量(bps/Bps)。总线位宽表示为“总线速率总线位宽/8=时钟频率总线位宽/(8个总线周期)”:数据信号线的数量，同时传输的数据位的总线多路复用；成本、串扰；时钟频率总线偏斜，兼容性，26，例如，中央处理器的前端总线(FSB)频率为400兆赫兹或800兆赫兹，总线周期数为1/4(即一个时钟周期传输4个数据)。如果位宽为64位，则FSB的带宽为40064/(81/4)=1.28GB/s或80064/(81/4)=2.56GB/sPCI。总线频率为33.3兆赫兹，位宽为32位或64位，如果总线周期数为1，则PCI总线的带宽为33.332/8=133兆字节/秒或33.364/8=266兆字节/秒，27。4.1.2总线仲裁，也称为总线仲裁，根据所承担任务的优先级，预先或动态地为连接到总线的每个功能模块分配不同的总线使用优先级。当多个模块请求同时使用总线时，总线仲裁电路选择具有最高电流优先级的一个。授予总线控制权的目的是合理控制和管理系统中多个主设备的总线请求，以避免总线冲突。分布式(对等)仲裁控制逻辑分散在连接到总线的各种组件或设备中。该协议既复杂又昂贵。高效的集中式(主从式)仲裁采用特殊的控制器或仲裁器。总线控制器或仲裁器可以是独立的模块或集成在中央处理器中。该协议简单有效，但整体系统性能较低。28.特点：每个主模块共享请求信号线和繁忙信号线，其优先级由它在链路允许信号线上的位置决定。优点：良好的灵活性和可扩展性；缺点：当主控模块数量较多时，总线请求响应速度较慢；菊花链(串行)总线仲裁，主模块1，主模块2，主模块n，允许BG，请求BR，繁忙BB，总线仲裁器，29，三线菊花链仲裁原则，当任何主ci发出总线请求时，br=1的任何主Ci占用总线，bb=1，BG输出被禁止，主Ci不发送请求(BRi=0)，但接收BG(bgini=1)，当br=1，bb=0时，BG被传回(bguti=1)。 仲裁器此时，BG=1，如果仲裁器本身也是主设备，例如微处理器，那么当bb=0时，它可以占用一个或几个总线周期，然后，如果同时满足Ci，则发出BG:本地请求(bri=1)； BB=0；在BGINi端检测到上升沿。接管公共汽车。Ci接管总线后，BG信号不再传输，即BGOUTi=0，30。每个主控制器具有独立的总线请求BR和总线允许BG，这不影响总线仲裁器直接识别所有设备的请求并将BGi特性发送到所选设备Ci。每个主控制器模块都有独立的请求信号线和允许信号线，其优先级由总线仲裁器的内部模块决定。优点：总线请求响应速度快；缺点：扩展性差；并行仲裁，31，串并行二维仲裁，从下一个设备，主模块1，主模块2，主模块3，允许BG，请求BR，忙BB，总线仲裁器，主模块4，到下一个设备，结合了前两种仲裁方法的优缺点，32，分布式总线仲裁方法，总线上的每个设备都有一个总线仲裁模块。当任何设备申请总线时，它被设置为“总线忙”状态，以防止其他设备同时请求。33、4.1.3总线操作和时序。总线操作：在计算机系统中，通过总线交换信息的过程称为总线操作总线周期：总线设备完成完整的信息交换读/写存储器周期读/写io端口周期DMA周期中断周期多主控制器系统的时间。总线操作周期通常分为四个阶段：总线请求和仲裁阶段、寻址阶段、号码转移阶段和结束阶段。单个主控制器系统只需要两个阶段的寻址和数字传输。34.总线主控制器的角色、总线系统的资源分配和管理提供总线定时信号脉冲，其负责仲裁总线使用权、转换不同的总线协议以及缓冲不同总线之间的数据传输。35.公共汽车计时。总线时序是指总线事件的协调方式，实现数据传输总线时序类型的可靠寻址和同步：所有设备采用统一的时钟信号来协调发送方和接收方之间的异步时序关系；定时控制半同步通过发送方相互制约的握手信号实现；同步总线的高速性和异步总线的适应性：36、同步并行总线定时，特点系统使用相同的时钟信号来控制各个模块完成数据传输。通常，读写操作可以在一个时钟周期内完成。时钟的前边缘和后边缘指示总线操作周期的开始和结束地址，数据和读/写等控制信号可以在时钟边缘改变。优点：电路设计简单，总线带宽大，数据传输速度快。缺点：时钟基于最慢的设备，高速设备的性能会受到影响。37.异步并行总线时序。特点：系统中没有统一的时钟源，各模块依靠各种接触(握手)信号进行通信来决定下一步动作。优点：全联锁模式可靠性高，适应性强。缺点：复杂的控制和交互接触过程会影响系统的工作速度、地址信号、数据信号、主设备接触信号、从设备接触信号、(2)、(1)准备接收(M发送地址信号)、(2)、(3)接收数据(M撤销地址信号)、(4)、(4)、(4)完成一次性传输(S撤销数据信号)、(2)发送数据(S发送数据信号)、(38)半同步并行总线时序，特点：主模块时钟信号和从模块接触信号同时使用优点：两者速度一致就绪信号可用作慢速器件的异步接触信号，CLK信号可用作快速器件的同步时钟信号，39，4.2总线标准包括：逻辑规范：逻辑信号电平时序规范电气规范机械规范通信协议，40，4 . 2 . 1片上总线，片上总线具有简单的特性、高效率和简单的结构，占用较少的逻辑单元，时序简单，提供更高速度的接口， 降低了IP核心连接的复杂性和灵活性，具有可重用性、可变的地址/数据宽度、可变的互连结构、可变的仲裁机制、低功耗、低功耗的单向信号线、AMBA的简单定时的ARM、Wishbone的CoreConnectSilicore的IBM、Avalon的Altera、41、ARM的AMBA :高级微控制器ErbusARCHITECTURE。 高级高性能总线(AHB)是与AHB的主要区别在于采用双向数据总线来读写数据。高级外设总线APB(AdvancedExipleAlbus)适用于低功耗外部设备，经过优化可降低功耗和接口复杂性。它适用于更复杂的应用，并且需要遵守更简单的操作协议。拥有众多第三方支持，42、AMBA总线、43、AMBA2.0总线结构图、高性能ARM内核、高性能片内ram、高性能DMAC内核、高带宽片外存储器接口、桥接器、键盘、UART、定时器、PIO、Ahborasb、APB、44、IBMCoreConnect、处理器本地总线PLB(ProcessorLocalBus)具有高带宽、低延迟和高性能，可连接高速CPU内核、高速MEM控制器、高速DMAC等高速片内外设总线OPB(片内剥离器)连接低性能设备。为了降低对PLB性能的影响，PLB主设备和OPB从设备的数据传输设备控制寄存器总线DCR(DeviceControlRegister)通过OPB桥实现。PLB设备和OPB设备的状态寄存器和控制寄存器被配置为在低性能状态下降低PLB总线的负载。该方案是完整的，但通常用于高性能系统设计(如工作站)。不适用于简单的嵌入式系统应用，45、CoreConnect总线结构图、嵌入式系统、高性能中央处理器核心、高速存储器、仲裁、DMAC核心、外部总线结构接口、OPB桥、键盘、UART、定时器、PIO、PLB、OPB、DCR、SILICORE的Wishbone定义了高速总线的信号和总线周期。在复杂系统中，两条叉骨总线可分别用于连接高速和低速设备。两条总线之间的接口简单地提供了四种互连模式：两个IP核的点对点连接；多个串行IP核的数据流连接；多个IP核的共享总线连接和高吞吐量纵横制交换机完全免费且可高度利用。结构简单，互连灵活；它通常应用于简单的嵌入式控制器和一些高速系统，但对高性能系统的支持是不够的。47、Altera的Avalon主要用于在NIOS实施SOPC Altera公司的软核心系统。SOPC为主设备和从设备之间的连接指定端口和通信时序。它配置简单，可以通过EDA工具(SOPCBuilder)使用从设备仲裁技术快速生成。允许多个主设备真正同步运行，优化数据流，并提高系统吞吐量。48、Avalon的交换总线结构、AMBA总线、AMBA总线规范是由ARM引入的高性能嵌入式微处理器设计的片上总线标准。由于AMBA总线的开放性和自身的高性能，以及ARM处理器的广泛应用，AMBA已经成为SOC设计中应用最广泛的总线标准。目前，AMBA总线规范的版本是3.0，它定义了三种不同的总线：AMBA高性能总线AHB、AMBA高性能系统总线ASB和AMBA高性能外围总线APB。AHB作为系统中央总线中驱动速度快的高性能设备，支持突发模式数据传输和事务分离，并支持流水线操作。APB是一种传输速度较低的外围总线，也是一种驱动速度较低的设备。AH