【毕业设计】车载酒精测试仪的设计外文翻译及原文111

简述AT89C51单片机及其在编程电路中的应用电子信息工程111班周芬玲指导教师谭歆（陕西科技大学职业教育师范学院学陕西西安710021）单片机也被称为微控制器（MICROCONTROLLERUNIT），常用英文字母的缩写MCU表示单片机，它最早是被用在工业控制领域。单片机由芯片内仅有CPU的专用处理器发展而来。最早的设计理念是通过将大量外围设备和CPU集成在一个芯片中，使计算机系统更小，更容易集成进复杂的而对体积要求严格的控制设备当中。INTEL的Z80是最早按照这种思想设计出的处理器，从此以后，单片机和专用处理器的发展便分道扬镳。单片机又称单片微控制器,它不是完成某一个逻辑功能的芯片,而是把一个计算机系统集成到一个芯片上。相当于一个微型的计算机，和计算机相比，单片机只缺少了I/O设备。概括的讲一块芯片就成了一台计算机。它的体积小、质量轻、价格便宜、为学习、应用和开发提供了便利条件。同时，学习使用单片机是了解计算机原理与结构的最佳选择。AT89C51单片机简介AT89C51是一个低功耗，高性能CMOS8位单片机，片内含4KBYTESISPINSYSTEMPROGRAMMABLE的可反复擦写1000次的FLASH只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISPFLASH存储单元，功能强大的微型计算机的AT89C51可为许多嵌入式控制应用系统提供高性价比的解决方案。AT89C51具有如下特点40个引脚，4KBYTESFLASH片内程序存储器，128BYTES的随机存取数据存储器（RAM），32个外部双向输入/输出（I/O）口，5个中断优先级2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。AT89C51具有如下特点40个引脚，4KBYTESFLASH片内程序存储器，128BYTES的随机存取数据存储器（RAM），32个外部双向输入/输出（I/O）口，5个中断优先级2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。此外，AT89C51设计和配置了振荡频率可为0HZ并可通过软件设置省电模式。空闲模式下，CPU暂停工作，而RAM定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。1功能特性兼容MCS51指令系统32个双向I/O口2个16位可编程定时/计数器全双工UART串行中断口线2个外部中断源中断唤醒省电模式看门狗（WDT）电路灵活的ISP字节和分页编程4K可反复擦写1000次）ISPFLASHROM4555V工作电压时钟频率033MHZ128X8BIT内部RAM低功耗空闲和省电模式3级加密位软件设置空闲和省电功能双数据寄存器指针2管脚说明VCC供电电压。GND接地。P0口P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。P1口P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P30RXD（串行输入口）P31TXD（串行输出口）P32/INT0（外部中断0）P33/INT1（外部中断1）P34T0（记时器0外部输入）P35T1（记时器1外部输入）P36/WR（外部数据存储器写选通）P37/RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。I/O口作为输入口时有两种工作方式，即所谓的读端口与读引脚。读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器。只有读端口时才真正地把外部的数据读入到内部总线。上面图中的两个三角形表示的就是输入缓冲器CPU将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作。这是由硬件自动完成的，不需要我们操心，1然后再实行读引脚操作，否则就可能读入出错，为什么看上面的图，如果不对端口置1端口锁存器原来的状态有可能为0Q端为0Q为1加到场效应管栅极的信号为1，该场效应管就导通对地呈现低阻抗，此时即使引脚上输入的信号为1，也会因端口的低阻抗而使信号变低使得外加的1信号读入后不一定是1。若先执行置1操作，则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正确的读入，由于在输入操作时还必须附加一个准备动作，所以这类I/O口被称为准双向口。89C51的P0/P1/P2/P3口作为输入时都是准双向口。接下来让我们再看另一个问题，从图中可以看出这四个端口还有一个差别，除了P1口外P0P2P3口都还有其他的功能。RST复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。/PSEN外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。/EA/VPP当/EA保持低电平时，则在此期间外部程序存储器（0000HFFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。XTAL1反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2来自反向振荡器的输出。AT89SXX系列单片机实现了ISP下载功能，故而取代了89CXX系列的下载方式，也是因为这样，ATMEL公司已经停止生产89CXX系列的单片机，现在市面上的AT89CXX多是停产前的库存产品。总论当不在进行程序设计的时候，在电路设计中的AT89C51设计将变得透明化。在编程期间必须重视EA/VPP这一脚。在不使用外部程序存储器的应用程序中，这脚可能会永久接到VCC。应用程序使用的外部程序存储器要求这一脚为低电平才能正常运行。RST在编程期间必须为高电平。应该提供一种方法使得电路通入电源以后，使RST代替主要的复位电路起到复位的作用。在编程过程中，PSEN必须保持低电平，在正常运行期间绝不能使用。ALE/PROG在编程过程中输出低电平，在正常运行期间绝不能使用。在编程过程中，AT89C51的I/O端口是用于模式应用程序，地址和数据选择的，可能需要该控制器从应用的电路隔离。如何做到这一点取决于应用程序。输入端口在编程过程中，控制器必须与应用电路的信号来源隔离。带有三个输出状态的缓冲区会在应用程序之间插入电路和控制器，同时在编程时缓冲区输出三种状态。一个多路复用器可用于信号源之间进行选择，适用于任何一方的应用电路或编程控制器电路的信号。输出端口如果应用的电路可以允许端口在编程过程中的状态变化，则不需要改变电路。如果应用电路的状态，必须事先在编程过程中的保持不变，可能在控制器和应用电路中插入锁存。锁存在编程期间是可用的，并保存应用程序的电路状态。应用实例应用是该AT89C51一个移动的显示情况。此应用程序有在电路重新编程时将结果以图表的形式显示的简单能力。文本显示被设计作为其硬件的一部分，不能在无改编情况下变化。显示的文本可在4位DIP开关选择两种模式之一中进行。在第一种模式的时候，进入一个字符从右边显示和快速移动，通过每个元素显示其在最后的装配位置的左侧。在第二个模式，信息在信息窗口中右到左移动显示。这种模式与常常在股票价格的显示器所使用的方法类似。输出包括四个DL1414T，4位17段的积分解码器和驱动程序的字母数字显示器。这就产生了16名显示元素，每个数字有09的显示能力，是大写字母，标点符号和一些字符。可显示字符的ASCII码，范围为20H5FH。上电复位电路和一个6MHZ的晶体振荡器完成应用软件程序。无论外部程序存储器或外部数据存储器都时可用的。支持应用程序的修改据推测，编程器在休眠时，既不会驱动，也不会加载应用程序。由于应用程序不使用外部程序存储器，EA/VPP脚接VCC电源。复位电路被两种转换器改变状态，此转换器允许编程时RST接高电平。在基本应用时未使用的PSEN和ALE/PROG，是被程序员直接控制的。编程器的编程需要获得所有数据表中记录的AT89C51的I/O端口。编程器是与那些应用程序未使用的控制器的引脚相连的，而这些应用程序的引脚需要最低有效位的四所产生的地址是可获得的，如下段所述。由编程器生成的最小的四位地址是与DIP转换的数据在控制器的端口多路复用的请注意，加在开关上的四个电阻在基本应用中并不是必须的，因为AT89C51的端口上提供一个内部上拉电阻。在应用程序的正常运作时，控制器端口0，1个分别在显示器上提供数据和控制信号。在编程和程序验证时，编程受端口0和端口2的一部分控制。程序设计器连接端口0和1，没有缓冲，因为，在不活动时，它的存在不影响应用程序的正常运作。透明锁存器被加在了控制器的两个端口之间做输入控制。锁存持有的显示控制信号在编程过程中不反应，从而消除端口0和2由于程序控制器的活动造成操作失误。显示数据输入是不能被孤立的，因为数据应用到输入被忽略时，控制信号无效。AT89C51单片机复位电路，输入多路复用器和输出锁存器是由程序控制器生成一个单一的信号来控制的。在编程过程中，复位键生效，多路开关信号输入，以及冻结显示锁存控制线。为确保控制线显示在已知的状态前锁定，AT89C51的外部中断是用来允许程序控制器在复位之前向应用程序发出信号。应用程序固件响应中断显示一条消息，关闭显示控制线。编程后，当复位生效，当锁存可视控制器端口输出高电平。由于显示控制输入不为高电平，直到新的程序写入显示器内部不被打乱。虽然这个应用程序是没有必要的，它可能在某些应用中必须指出，在编程过程中不会扰乱外围电路的状态程序控制器程序控制器生成的地址，数据和控制信号，对嵌入到程序中的AT89C51有重要作用。程序控制器电路由一个AT89C51和一个RS232电平转换器组成。该控制器运行在110592兆HZ，此频率允许串口运行在一个标准波特率下。一个MAXIMMAX232线路驱动器/接收器产生RS232水平，而只需要5伏的电源系统。程序控制器所产生的信号许多只需直接连接到AT89C51，无需缓冲。这些信号，在不活动时，不再是三种状态，但被接高电平。AT89C51的端口1，2，3内部有大约3000欧姆的上拉电阻，因为端口0没有内部上拉电阻，所以外部10千欧姆的上拉电阻已经加上允许适当的程序认证模式操作。示例应用程序在这种环境下可正常运行。如果有需要的应用程序兼容性，程序发出的信号可能在类似74XX125三态缓冲缓冲区内缓冲。AT89C51的程序不使用外部程序或数据存储器，这需要牺牲所需要的I/O引脚。这就要求程序代码和I/O缓冲区保持足够小以适合片上存储器。商业电话线远程编程编程器和前面描述的显示应用是与通过调制解调器连接在远程站点电话线相连的。使用链接调制解调器的个人电脑，用户可以上传包含一个新的消息的程序，这个信息被变成进了嵌入到应用程序的AT89C51中。当编程完成后，应用程序执行新的程序，它显示新信息。本地配置测试配置的本地配置包括一台IBM个人电脑级的计算机连接到与HAYES兼容的，普罗米修斯1200波特的调制解调器。选择此调制解调器，因为它是廉价可得。更快的调制解调器如果需要的话可使用更快速的调制解调器，尽管一旦该文件的传输时间低于1分钟，进一步削减的传输时间不会进一步降低连接时间费用。更高的传输速度的可能优势是在某些高速调制解调器内的自动错误检测和纠正。PROCOMMPLUS版本201，是一个商业数据通信软件包，用于配置调制解调器，建立通讯设置参数，并建立与远程调制解调器的链接。PROCOMMPLUS包括所谓的宏语言方面，它允许用户编写实现自定义的文件传输协议的脚本。一个简单的脚本编写用来读取一个程序文件的内容，并上传到远程编程器。文件传输协议（FTP）的实施，是一个简单的发送和等待的，数据包导向的协议。FTP模式发送和接收的是用数字4和5，如流程图所示。不在流程控制下发射器发送每个数据包，并等待响应。在计算校验和时那个程序控制器（接收器）读取并剖析了数据包。如果计算出的校验和是有效的，程序员通过发送一个ACK承认此数据包。如果校验和错误，程序员通过发送一个NAK来否定。当接收一个ACK后，发射器发送下一个数据包。如果传送者接收到NAK，它重新发送相同的数据包。以这种方式传输，直到整个文件已被移交。程序控制器可能通过发送一个CAN来响应数据包，CAN表明一个不可恢复的错误发生，而发射机应立即中止文件传输。如果程序员没有在有限的时间内响应到一个数据包，发送器将重新发送相同的数据包。发射器将继续重发，直到接收到一个有效的反应，或者，超出文件传输被中止的时间。每个数据包接收和通过程序员验证后，数据包中包含的数据被加载到的AT89C51单片机控制器编程。编程后，数据从控制器读回并对接收的数据包进行验证。成功的审查表明，成功的程序设计，使程序员发送ACK给传送者。如果编程失败，程序员发送CAN向传送者发送信号中止文件传输。简单的FTP减少了AT89C51的程序在编程时使用的内存量。由于AT89C51的编程和擦除时间可以很容易地吸收，FTP发送和等待的性质允许跨包延迟。对程序验证的支持是透明的，不需要明确的命令或结果代码，或转让的其他数据。上传到程序控制器的文件是用英特尔MCS51软件开发包来创建的。在包中包括了MCS51宏汇编，MCS51单片机RELOCATOR和连接器，以及一个有用的工具，OH。OH将8051绝对目标文件转换为为等效的ASCII十六进制目标文件。远程配置在测试配置中的远程配置包括显示应用程序和程序员电路，如前所述，连接到一个与HAYES兼容的普罗米修斯1200波特调制解调器。在正常操作时，应用程序执行其内部程序，而调制解调器和程序员监测来电电话线。通话被检测到并连接建立后，程序器强迫暂停其程序的执行。新的程序就被下载并嵌入到应用程序中的AT89C51的编程。当编程完成后，应用软件程序获准开始其新的程序执行，而程序控制器返回监督下一个通话的电话线。程序控制输出无效时程序控制器上电，允许应用程序正常运行。在配置调制解调器接听来电后，程序控制器停止工作。是程序控制器不会影响到程序直到一个新的程序应用程序被下载。程序员通过发送控制在串行接口上的ASCII命令字符串来控制调制解调器，对此调制解调器响应海斯式调制解调器的ASCII数字代码。该软件是专为与海斯兼容使用的调制解调器，其中包括这里使用的1200普罗米修斯PROMODEM。串行接口，程序员通过它连接到调制解调器，它支持两个握手信号，DTR和DSR。上电时，程序控制器判定DTR，断定为DTR后调制解调器响应。如果调制解调器不响应任何命令，包括命令挂断，程序控制器抬高DTR点位，强制调制解调器下降。当程序控制器停止工作后，监测调制解监听电话线，等待来电呼叫。当检测到输入，调制解调器响应并试图与输入建立通信。如果建立了连接，调制解调器发送一个代码，唤醒程序控制器。程序控制器验证连接的代码，并开始审查有效的数据包报头。传入数据包必须在少于30秒内到达，否则调制解调器挂断和程序控制器继续停止工作，等待下一次呼叫。如果来电挂断，在得到下一次呼叫之前，三十秒时间必须终止。在复位延迟时间传入是被忽略的。如果复位延迟时间结束之前收到一个有效的数据包报头，程序控制器将尝试读取和验证传入的数据包。在数据包的接收过程中的任何时间，无效字符，奇偶校验错误或超时的时间内接待字符将导致部分数据包被宣布无效，并丢弃。两个数据包类型定义数据和最终文件。数据包包含五个领域，除了包报头，是一个可变长度的数据字段。数据字段包含程序的数据在应用程序中被写入在AT89C51的控制器。负载地址字段中包含数据写入的地址。末端文件包中包含与数据包相同的领域的文件，但该数据字段是空的。这包类型对程序控制器具有特殊的意义，如下所述。任何包含有效文种的数据包，记录长度或校验和无效。程序数据在一个无效的数据包被丢弃的处理过程中被积累。编程器给传送者发送一个NAK作为信号数据包的接收和恢复为一个有效的数据包报头审查的警示信号。第一个有效数据的接收引起编程器中断应用程序控制器。该控制器的中断响应放弃其正在运行的程序，并显示一条消息，表明程序已经被替代。如果这是由于接收了末端文件或者是电源触发从而接收的第一个有效的数据包，运用必要的控制信号清除在应用控制器内的记忆程序。然后编程器在程序模式中放置控制器。当接收到第一个和其后的有效数据程序包时，将它们分开，它们包含的数据被编程到程序包负载地址域中的地址中的应用控制器内。编程后，从控制器内将数据读回并与接收到的数据包中的数据进行比较。成功的核查表明，方案是成功的，导致编程器向传送者发送ACK信号。由于30秒的复位延迟，编程器重新对有效的数据包报头进行测试。如果编程失败，编程器向传送者发送信号CAN中止文件传输。调制解调器掉线，程序器继续休眠等待下一次呼叫。应用控制在程序模式中被保留，用以阻止它包含的不完整的或无效的程序。重要的是要注意，无效的数据包永远不会规划到应用程序控制器。这样做将要求错误被纠正之前，编程器中的记忆程序被彻底抹掉，造成先前所有数据的不可恢复。根据末端文件的接收，编程器向闲置的状态电源返回其控制输出，允许应用程序控制器，开始执行新的程序。然后编程器在三十秒延迟之下重新开始对一个数据包报进行审查。如果一个有效的数据包在30秒延迟之前接收，另一个只能被接受一个有效的末端文件而终止的程序循环开始执行。如果复位在收有效末端文件之前终止，那么调制解调器会掉线，编程器停止工作，等待下一次传入。在这种情况下应用控制器被保留在程序设计模式，以防止它执行这个程序。要返回应用程序的正常运行，另一个传入必须被接收，一个有效的程序文件被上传，由末端文件包终止。BRIEFAT89C51MICROCONTROLLERPROGRAMMINGCIRCUIT电子信息工程111班周芬玲指导教师谭歆（陕西科技大学职业教育师范学院学陕西西安710021）MICROCONTROLLERISALSOKNOWNASTHEMICROCONTROLLERMICROCONTROLLERUNIT,THECOMMONLYUSEDLETTERSOFTHEABBREVIATIONMCUMCU,ITWASFIRSTUSEDINTHEFIELDOFINDUSTRIALCONTROLSCMEVOLVEDBYTHEONLYDEDICATEDPROCESSORCPUCHIPTHEFIRSTDESIGNCONCEPTBYALARGENUMBEROFPERIPHERALSANDCPUINTEGRATEDINASINGLECHIP,THECOMPUTERSYSTEMISSMALLER,MOREEASILYINTEGRATEDINTOCOMPLEXANDREQUIRESTRICTCONTROLEQUIPMENTONTHEVOLUMEINTELZ80ISTHEFIRSTPROCESSORDESIGNEDINACCORDANCEWITHTHISIDEA,SINCETHEN,THEDEVELOPMENTOFMICROCONTROLLERANDDEDICATEDPROCESSORHAVEGROWNAPARTTHESINGLECHIP,ALSOKNOWNASSINGLECHIPMICROCONTROLLER,ITISNOTTHECOMPLETIONOFALOGICALFUNCTIONOFTHECHIP,BUTACOMPUTERSYSTEMINTEGRATEDONTOONECHIPEQUIVALENTTOAMINICOMPUTERANDCOMPUTER,MICROCONTROLLERONLYTHELACKOFI/ODEVICESSPEAKINGINGENERALTERMSACHIPHASBECOMEACOMPUTERITSSMALLSIZE,LIGHTWEIGHT,INEXPENSIVE,ANDPROVIDEFAVORABLECONDITIONSFORLEARNING,APPLICATIONANDDEVELOPMENTATTHESAMETIME,LEARNINGTOUSETHEMICROCONTROLLERISTHEBESTCHOICEFORTHEUNDERSTANDINGOFCOMPUTERTHEORYANDSTRUCTUREAT89C51MICROCONTROLLERDESCRIPTIONTHEAT89C51ISALOWPOWER,HIGHPERFORMANCECMOS8BITMICROCONTROLLERWITH4KBYTESOFINSYSTEMPROGRAMMABLEFLASHMEMORYTHEDEVICEISMANUFACTUREDUSINGATMELSHIGHDENSITYNONVOLATILEMEMORYTECHNOLOGYANDISCOMPATIBLEWITHTHEINDUSTRYSTANDARD80C51INSTRUCTIONSETANDPINOUTTHEONCHIPFLASHALLOWSTHEPROGRAMMEMORYTOBEREPROGRAMMEDINSYSTEMORBYACONVENTIONALNONVOLATILEMEMORYPROGRAMMERBYCOMBININGAVERSATILE8BITCPUWITHINSYSTEMPROGRAMMABLEFLASHONAMONOLITHICCHIP,THEATMELAT89S51ISAPOWERFULMICROCONTROLLERWHICHPROVIDESAHIGHLYFLEXIBLEANDCOSTEFFECTIVESOLUTIONTOMANYEMBEDDEDCONTROLAPPLICATIONSTHEAT89C51PROVIDESTHEFOLLOWINGSTANDARDFEATURES4KBYTESOFFLASH,128BYTESOFRAM,32I/OLINES,WATCHDOGTIMER,TWODATAPOINTERS,TWO16BITTIMER/COUNTERS,AFIVEVECTORTWOLEVELINTERRUPTARCHITECTURE,AFULLDUPLEXSERIALPORT,ONCHIPOSCILLATOR,ANDCLOCKCIRCUITRYINADDITION,THEAT89C51ISDESIGNEDWITHSTATICLOGICFOROPERATIONDOWNTOZEROFREQUENCYANDSUPPORTSTWOSOFTWARESELECTABLEPOWERSAVINGMODESTHEIDLEMODESTOPSTHECPUWHILEALLOWINGTHERAM,TIMER/COUNTERS,SERIALPORT,ANDINTERRUPTSYSTEMTOCONTINUEFUNCTIONINGTHEPOWERDOWNMODESAVESTHERAMCONTENTSBUTFREEZESTHEOSCILLATOR,DISABLINGALLOTHERCHIPFUNCTIONSUNTILTHENEXTEXTERNALINTERRUPTORHARDWARERESETTHEAT89C51HASTHEFOLLOWINGCHARACTERISTICS40PIN,4KBYTESFLASHONCHIPPROGRAMMEMORY,128BYTESOFRANDOMACCESSDATAMEMORYRAM,32EXTERNALBIDIRECTIONALINPUT/OUTPUTI/OPORTS,FIVEINTERRUPTPRIORITYLAYERINTERRUPTINTERRUPTNESTING,TWO16BITPROGRAMMABLETIMERCOUNTERS,TWOFULLDUPLEXSERIALPORT,WATCHDOGWDTCIRCUIT,ONCHIPCLOCKOSCILLATORINADDITION,THEAT89C51DESIGNANDCONFIGURATIONOFTHEOSCILLATIONFREQUENCYIS0HZANDSUPPORTSTWOSOFTWARESELECTABLEPOWERSAVINGMODESIDLEMODE,THECPUTOSUSPENDWORK,THERAM,TIMERCOUNTERS,SERIALPORT,ANDINTERRUPTSYSTEMTOCONTINUETOWORK,BUTFREEZESTHEOSCILLATORPOWERDOWNMODESAVESTHERAMCONTENTS,DISABLINGALLOTHERCHIPFUNCTIONSUNTILTHENEXTINTERRUPTORHARDWARERESETTHECHIPALSOHASAPDIP,TQFPANDPLCCTHREEPACKAGESTOSUITTHENEEDSOFDIFFERENTPRODUCTS1THEMAINFEATURESCOMPATIBLEWITHMCS51PRODUCTS4KBYTESOFINSYSTEMPROGRAMMABLEISPFLASHMEMORYENDURANCE1000WRITE/ERASECYCLES40VTO55VOPERATINGRANGEFULLYSTATICOPERATION0HZTO33MHZTHREELEVELPROGRAMMEMORYLOCK128X8BITINTERNALRAM32PROGRAMMABLEI/OLINESTWO16BITTIMER/COUNTERSSIXINTERRUPTSOURCESFULLDUPLEXUARTSERIALCHANNELLOWPOWERIDLEANDPOWERDOWNMODESINTERRUPTRECOVERYFROMPOWERDOWNMODEWATCHDOGTIMERDUALDATAPOINTERPOWEROFFFLAGFASTPROGRAMMINGTIMEFLEXIBLEISPPROGRAMMINGBYTEANDPAGEMODE（2）PINDESCRIPTIONVCCSUPPLYVOLTAGEGNDGROUNDP0PORTP0PORTISAN8BITOPENDRAINBIDIRECTIONALI/OPORT,EACHPINCANABSORB8TTLGATECURRENTWHENTHEPORTP1PINSFORTHEFIRSTTIMETOWRITE,ISDEFINEDASHIGHIMPEDANCEINPUTP0CANBEUSEDFORTHEEXTERNALPROGRAMDATAMEMORY,ITCANBEDEFINEDASTHEEIGHTHBITOFTHEDATA/ADDRESSPROGRAMMINGINFIASH,P0PORTASTHEINPUTPORTOFTHEORIGINALCODE,WHENWHENFIASHVERIFYTHEP0OUTPUTOFTHEORIGINALCODE,P0EXTERNALMUSTBEPULLEDP1PORTP1PORTISANINTERNALPULLUPRESISTOROF8BITBIDIRECTIONALI/OPORTP1PORTBUFFERCANRECEIVEOUTPUTOF4TTLGATECURRENTPORTP1PINS1AFTERTHEWRITE,THEINTERNALPULLUPISHIGH,CANBEUSEDASINPUT,P1PORTEXTERNALPULLDOWNLOW,THEOUTPUTCURRENT,WHICHISDUETOINTERNALPULLUPSSAKEP1PORTASTHEEIGHTHBITADDRESSTORECEIVETHEFLASHPROGRAMMINGANDVERIFICATIONP2PORTP2PORTFORANINTERNALPULLUPRESISTOR8BIDIRECTIONALI/OPORT,P2PORTBUFFERTORECEIVEOUTPUT4TTLGATECURRENT,WHENTHEP2IWRITE“1“,THEPINISTHEINTERNALPULLUPRESISTORPULLEDUP,ANDASANINPUTANDTHEREFOREASANINPUTPORTP2PINSAREEXTERNALLYPULLEDLOW,THEOUTPUTCURRENTTHISISDUETOINTERNALPULLUPSSAKEP2PORTACCESSFOREXTERNALPROGRAMMEMORYOREXTERNALDATAMEMORY16ADDRESSOUTPUTPORTP2ADDRESSEIGHTGIVENTHEADDRESS“1“,WHICHUSESTHEINTERNALPULLUPADVANTAGEWHENEIGHTADDRESSDATATOEXTERNALMEMORYREADANDWRITE,P2IOUTPUTTHECONTENTSOFTHESPECIALFUNCTIONREGISTERSP2PORTTORECEIVEHIGHEIGHTADDRESSSIGNALSANDCONTROLSIGNALSINFLASHPROGRAMMINGANDVERIFICATIONPORTP3P3PORTPINSWITHINTERNALPULLUPRESISTOR8BIDIRECTIONALI/OPORTTORECEIVETHEOUTPUT4TTLGATECURRENTWRITE“1“,THEYAREINTERNALPULLUPISHIGH,ANDISUSEDASANINPUTPORTP3LOW,THEP3PORTASINPUT,ANEXTERNALPULLDOWNOUTPUTCURRENTILLWHICHISDUETOPULLUPSSAKEP30RXDSERIALINPUTPORTP31TXDSERIALOUTPUTPORTP32/INT0EXTERNALINTERRUPT0P33/INT1EXTERNALINTERRUPT1P34T0TIMER0EXTERNALINPUTTHEP35T1TIMER1EXTERNALINPUTP36/WREXTERNALDATAMEMORYWRITESTROBEP37/RDEXTERNALDATAMEMORYREADSTROBEPORT3ALSORECEIVESSOMECONTROLSIGNALSFORBLINKINGPROGRAMMINGANDPROGRAMMINGVERIFICATIONI/OPORTASANINPUTPORTWHENTHEREARETWOWAYSOFWORKING,CALLEDTHEREADPORTREADSTHEPINSREADPORTSDONOTACTUALLYREADFROMTHEOUTSIDEINTOTHEDATA,BUTREADTHECONTENTSOFTHEPORTLATCHINTOTHEINTERNALBUS,ANDTHENWRITESOMESORTOFOPERATIONORTRANSFORMBACKTOTHEPORTLATCHONLYREADTHEPORTWHENTHEREALEXTERNALDATAREADINTOTHEINTERNALBUSTWOTRIANGLESINTHEFIGUREABOVEISEXPRESSEDINTHEINPUTBUFFERCPUTOCOMPLETETHEDIFFERENTOPERATINGACCORDINGTODIFFERENTINSTRUCTIONSWEREISSUEDFORTHEREADPORTORREADPINSIGNALTHISISDONEAUTOMATICALLYBYTHEHARDWARE,WEDONOTNEEDTOWORRYABOUT,ANDTHENTOIMPLEMENTTHEREADPINOPERATION,ORMAYBEREADINTOANERROR,WHYLOOKATTHEDIAGRAMABOVE,IFTHEORIGINALSTATEOFTHEWRONGPORTSETPORTLATCHMAY0QSIDE0Q1ADDEDTOTHEFETGATESIGNALIS1,THEFETTURNONPRESENTSLOWIMPEDANCESIGNALATTHISTIMEEVENIFTHEINPUTPINIS1,ALSODUETOTHELOWIMPEDANCEOFTHEPORTLEAVINGTHESIGNALISLOWMAKESTHEADDITIONALSIGNALMAYNOTNECESSARILYBEREADINTOTHEAFIRSTIMPLEMENTATIONOFSETOPERATIONS,YOUCANMAKETHEFETDIRECTLYADDEDTOTHETRISTATEBUFFERTOREADINTOTHECORRECTCUTOFFPINSIGNALINPUTOPERATIONALSOMUSTATTACHAPREPARATORYACTIONSSOTHISTYPEOFI/OPORTQUASIBIDIRECTIONALPORTAREQUASIBIDIRECTIONALTHE89C51P0/P1/P2/P3PORTASINPUTLETSLOOKATANOTHERPROBLEM,CANBESEENFROMTHEFIGURETHEFOURPORTS,THEREISADIFFERENCE,INADDITIONTOTHEP1THEESTUARYP0P2P3MOUTHAREOTHERFEATURESRSTRESETINPUTWHENTHEOSCILLATORTORESETTHEDEVICETOMAINTAINTHEHIGHTIMEOFTHERSTPINFORTWOMACHINECYCLESTHEALE/PROGWHENACCESSTOEXTERNALMEMORYADDRESSLATCHALLOWSTHEOUTPUTLEVELOFTHESTATUSBYTEFORLATCHADDRESSDURINGFLASHPROGRAMMING,THISPINISUSEDTOENTERTHEPROGRAMMINGPULSENORMALLY,THEOUTPUTOFTHEALECLIENTTOTHESAMEFREQUENCYCYCLEISPULSESIGNALS,THEFREQUENCYOFTHEOSCILLATORFREQUENCY1/6THEREFORE,ITCANBEUSEDASANEXTERNALOUTPUTPULSEORFORTIMINGPURPOSESITSHOULDBENOTED,HOWEVER,ISWHENEVERUSEDASANEXTERNALDATAMEMORY,ITWILLSKIPTHATONEALEPULSEIFYOUWANTTOPROHIBITALEOUTPUTCANBESETTO0INTHESFR8EHADDRESSATTHISPOINT,ALEISONLYINTHEMOVX,MOVCINSTRUCTIONISALEWORKSINADDITION,THEPINISPULLEDSLIGHTLYIFTHEMICROPROCESSORISINEXTERNALEXECUTIONSTATEALEPROHIBITION,SETINVALID/PSENSTROBEFOREXTERNALPROGRAMMEMORYDURINGFETCHESFROMEXTERNALPROGRAMMEMORY,EACHMACHINECYCLETWICE/PSENACCESSTOEXTERNALDATAMEMORY,TWOEFFECTIVE/PSENSIGNALWILLNOTAPPEAR/EA/VPPWHEN/EAISHELDLOW,THEEXTERNALPROGRAMMEMORY0000HFFFFH,DURINGTHISPERIODREGARDLESSOFWHETHERTHEINTERNALPROGRAMMEMORYTHENOTEENCRYPTED100,THE/THEEAINTERNALLOCKFORRESET/EASIDETOMAINTAINTHEHIGH,HERETHEINTERNALPROGRAMMEMORYDURINGTHEFLASHPROGRAMMING,THISPINISALSOUSEDTOIMPOSETHE12VPROGRAMMINGSUPPLYVPPXTAL1THEINPUTOFTHEINVERTINGOSCILLATORAMPLIFIERANDINTERNALCLOCKCIRCUITINPUTXTAL2FROMTHEREVERSEOFTHEOSCILLATOROUTPUTSMALLAT89CXXSERIESMICROCONTROLLERSISPDOWNLOADFUNCTION,ANDTHEREFOREREPLACETHE89CXXDOWNLOAD,BUTALSOBECAUSEOFATMELCOMPANYHASSTOPPEDPRODUCTION89CXXSERIESMICROCONTROLLERTHEMARKETAT89CXXMORESTOCKBEFOREDISCONTINUEDPRODUCTSGENERALCONSIDERATIONSCIRCUITRYADDEDTOSUPPORTAT89C51INCIRCUITPROGRAMMINGSHOULDAPPEARTRANSPARENTTOTHEAPPLICATIONWHENPROGRAMMINGISNOTTAKINGPLACEEA/VPPMUSTBEHELDHIGHDURINGPROGRAMMINGINAPPLICATIONSWHICHDONOTUTILIZEEXTERNALPROGRAMMEMORY,THISPINMAYBEPERMANENTLYSTRAPPEDTOVCCAPPLICATIONSUTILIZINGEXTERNALPROGRAMMEMORYREQUIRETHATTHISPINBEHELDLOWDURINGNORMALOPERATIONRSTMUSTBEHELDACTIVEDURINGPROGRAMMINGAMEANSMUSTBEPROVIDEDFOROVERRIDINGTHEAPPLICATIONRESETCIRCUIT,WHICHTYPICALLYASSERTSRSTONLYBRIEFLYAFTERPOWERISAPPLIEDPSENMUSTBEHELDLOWDURINGPROGRAMMING,BUTMUSTNOTBEDRIVENDURINGNORMALOPERATIONALE/PROGISPULSEDLOWDURINGPROGRAMMING,BUTMUSTNOTBEDRIVENDURINGNORMALOPERATIONDURINGPROGRAMMING,AT89C51I/OPORTSAREUSEDFORTHEAPPLICATIONOFMODESELECT,ADDRESSESANDDATA,POSSIBLYREQUIRINGTHATTHECONTROLLERBEISOLATEDFROMTHEAPPLICATIONCIRCUITRYHOWTHISISDONEISAPPLICATIONDEPENDENTANDWILLBEADDRESSEDHEREONLYINGENERALTERMSPORTUSEDFORINPUTDURINGPROGRAMMING,THECONTROLLERMUSTBEISOLATEDFROMSIGNALSSOURCEDBYTHEAPPLICATIONCIRCUITRYABUFFERWITHTHREESTATEOUTPUTSMIGHTBEINSERTEDBETWEENTHEAPPLICATIONCIRCUITRYANDTHECONTROLLER,WITHTHEBUFFEROUTPUTSTHREESTATEDWHENPROGRAMMINGISENABLEDALTERNATELY,AMULTIPLEXERMIGHTBEUSEDTOSELECTBETWEENSIGNALSOURCES,WITHSIGNALSAPPLIEDTOTHECONTROLLERBYEITHERTHEAPPLICATIONCIRCUITRYORTHEPROGRAMMERCIRCUITRYPORTUSEDFOROUTPUTNOCIRCUITCHANGESAREREQUIREDIFTHEAPPLICATIONCIRCUITRYCANTOLERATETHESTATECHANGESWHICHOCCURATTHEPORTDURINGPROGRAMMINGIFTHEPRIORSTATEOFTHEAPPLICATIONCIRCUITRYMUSTBEMAINTAINEDDURINGPROGRAMMING,ALATCHMIGHTBEINSERTEDBETWEENTHECONTROLLERANDTHEAPPLICATIONCIRCUITRYTHELATCHISENABLEDDURINGPROGRAMMING,PRESERVINGTHESTATEOFTHEAPPLICATIONCIRCUITRYANAPPLICATIONEXAMPLETHEAT89C51APPLICATION