【毕业设计】数字频率合成器的设计 开题报告

毕业论文设计开题报告题目数字频率合成器的设计姓名田耀青学号20110311101指导教师陈晓莉班级信工111所在院系职业教育师范学院2015年4月3日毕业设计（论文）开题报告表课题名称数字频率合成器的设计课题来源教师拟定课题类型工程设计类指导教师陈晓莉学生姓名田耀青学号20110311101专业电子信息工程课题的意义以及国内外发展状况1、课题的意义随着电子技术的发展，电子电路设计中经常需要自行产生相应准确，稳定，失真小的频率信号，但是晶体振荡器的频率变化范围很小，频率值不高，很难满足通信，雷达，测控，仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，而频率合成器它可以通过对一个或多个标准频率在频域进行加、减、乘、除或者是用混频、倍频和分频等电路来实现大量频率的输出。2、国内外发展状况频率合成技术起源于二十世纪三十年代，经过几十年的发展已经成为现代通信系统的重要组成部分，在无线电技术与电子系统的各个领域中均得到广泛的应用，在现代通信系统中具有重要的地位，合成频率信号质量的好坏直接决定了电子通信系统的整体性能，频率合成技术自提出以来，经过几十年的发展逐渐形成四种主要的合成方法直接频率合成技术（DS）、间接频率合成技术（PLL）、直接数字频率合成技术（DDS）。低相位噪声，高频谱纯度，小进步跳变，高输出频段，快速跳变的频率合成器已成为主要的发展趋势。直接频率合成技术（DS）是将单个或多个基准信号经过混频，倍频，分频和滤波的不同组合来实现算术运算，合成所需的频率，直接频率合成最终输出的的信号的相位噪声取决于基准频率，具有高频率转换速率，高分辨率，低相位噪声和高输出频率等优点。DS的合成方法大致分为两种基本类型，一种是相关合成法，另一种是非相关合成法；直接数字频率合成技术（DDS）是近年来发展非常迅速的一种器件，它采用全数字技术，具有分辨率高，频率转换时间短，相位噪声低等特点，并具有很强的调制功能和其他功能，但DDS不足之处在于频率杂散分量较大，频率纯度不够；间接频率合成技术（PLL）出现于二十世纪六十年代末七十年代初，是目前应用最广的频率合成器。它具有工作频率高，频谱质量好的优点出，并在当今电子系统中广泛使用。锁相环式频率合成技术是一种基于反馈控制原理来实现频率合成的方法，锁相环频率合成器主要由鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）三个部分组成。本课题的研究内容、方法、手段及预期成果1、本课题的研究内容（1）基本要求基于74HC4046和TC9198设计锁相环时钟频率合成器，要求输出频率为110MHZ,分辨率为10KHZ。（2）组成模块数字频率合成器主要包括有4大模块晶振模块，锁相环模块，分频模块（固定分频和可变分频），显示模块。如下图5所示。图1频率合成器的组成框图（3）芯片74HC4046和TC919874HC4046属于高频集成锁相环，它的内部结构原理图如下图2所示。图274HC4046内部原理框图74HC4046是由一个VCO和3种鉴相器构成,只要在外部增设分频器和环路滤波器R和C,就可以构成PLL频率合成器。3种鉴相器的工作原理各不相同,其中鉴相器PC1是异或门鉴相器,PC2是边沿触发器,PC3是一个R,S触发器门,其输出端分别为2,13,15。在3种鉴相器中,最常用的是PC2,PC1和PC3鉴相器不能进行频率比较,锁相范围较窄,而PC2可以进行频率比较,在VCO振荡频率的全部范围内进行锁相。根据74HC4046的工作频率范围选择外围电容、电阻的参数,即R1,R2和C1。电阻R1和C1共同决定振荡器的中心频率。R2可以改变压控振荡器的自由振荡频率并改变振荡器的频率控制范围。芯片是TC9198是PLL电路中专用的一种并行数据输入的可变的编程分频器的IC，TC9198主要用在VCO输出信号的分频电路中。2、本课题的研究方法与手段（1）晶振电路作用是给电路提供振荡源，产生所需要的参考信号，组成电路如下图3所示C120PFC220PFX1CRYSTAL12U1A74HC0434U1B74HC04R110M图3石英晶体振荡电路如上图所示是由CMOS反相器组成的石英晶体振荡器，R1为反馈电阻，使反相器U1工作在电压传输特性的过渡区，R1常取10100M,C2为可变电容可以微调振荡频率。（2）锁相环锁相环是一种以消除频率误差为目的的反馈控制电路，由鉴相器（PD），环路滤波器（LF），电压控制振荡器（VCO）三部分组成，如下图4所示。图4锁相环组成框图工作原理首先由鉴相器把输出信号UOT和参考信号URT的相位进行比较，产生一个反映两信号相位差大小的误差电压UDT，UDT经过环路滤波器的过滤得到控制电压UCT，UCT调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定。（3）分频器1/1024分频器使用的芯片是74HC4060，1/N分频器使用的芯片是TC9198，如下图5所示是74HC4060的引脚图，实现对晶振源1024MHZ频率RS1MR12Q37Q45Q54Q66Q714Q813Q915Q111Q122Q133CTC9RTC10U274HC4060图574HC4060引脚图（4）电路总体设计图本设计是采用1024MHZ晶体振子进行振荡，通过分频得到10KHZ的基准频率，在PLL电路中，分频器的设定为1/1001/1000，由VCO产生110MHZ，10KHZ分辨率的频率。总体电路组成框图如下图6所示。图6频率合成器总体设计其中锁相环电路由芯片74HC4046组成，可变分频器由TC9198组成工作原理首先把1024MHZ信号经1/1024分频器产生的参考信号和VCO的输出信号经可变分频器后得到的反馈信号，输入到74HC4046的鉴相器中进行比较，然后输出误差电压，误差电压经过环路滤波器后得到控制电压来控制压控振荡器进而改变反馈信号的频率，当两个信号的频率相等时锁相环就达到锁定状态。即FRFI，FIFO/N得FONFR,因此，当FR不变时，改变可变分频器的分频比N,压控振荡器的输出频率FO就会相应改变。3、本课题的预期成果能够实现输出110MHZ,分辨率为10KHZ的频率。任务完成的阶段安排及时间安排周次设计（论文）任务及要求第12周学习锁相原理与应用第34周熟悉锁相环电路结构和工作原理第56周完成系统硬件设计第711周制作并测试第1213周修改和完善第1416周撰写论文，准备答辩参考文献【1】远坂俊昭锁相环（PLL）电路设计与应用M北京科学出版社，2006【2】ROLANDEBEST锁相环设计、仿真与应用M北京清华大学出版社，2007【3】黄智伟锁相环与频率合成器电路设计M西安西安电子科技大学出版社，2001【4】曾兴雯高频电路原理与分析M西安西安电子科技大学出版社，2013【5】周文良电子电路设计与实践M北京国防工业出版社，2011【6】王福昌，鲁昆生锁相技术M武汉华中科技大学出版社，1997【7】刘艳红基于CD4046锁相环的数字频率合成器电路设计山西电子技术2013年5期【8】曾素琼锁相环CD4046的应用设计及研究电子质量2012年1期【9】张坤，陈义，张子才基于锁相环的频率合成器的设计现代电子技术2007年19期