基于fpga的地铁售票系统设计 草稿

南京师范大学毕业设计（论文）（2015届）题目基于FPGA的地铁自动售票系统设计学院物理科学与技术学院专业电子信息工程姓名于露学号07110401指导教师倪小琦南京师范大学教务处制目录摘要2ABSTRACT31绪论411研究背景412选题的意义513论文主要研究内容614论文结构62理论基础621EDA技术622FPGA技术7221FPGA简介7222FPGA的优点7223FPGA的主流产品823VHDL语言8231VHDL语言简介8232VHDL语言的优点8233VHDL语言设计的基本单元924QUARTERSII103系统模块设计分析1031系统整体机构10311系统流程图10312系统功能模块介绍1232系统各功能模块的设计及仿真12321车票选择模块的设计12322投币处理模块13323金额处理模块14324显示模块15325模块顶层实现184设计总结20参考文献21致谢22摘要近年来，人口增长，交通拥挤，资源短缺，地铁逐渐成为人们出行交通的主要较交通工具。地铁系统中，自动售检票系统（AFC）作用最为重要，主要完成旅客自动购票，检票进站，计费，检票出站的等功能。其中，自动售票系统又是尤为重要的，旅客自动完成购票，大大的节约了人力，减少了人工售票带来的错误，极大地提高了工作效率。另外，随着EDA技术、FPGA技术的飞速发展，因为其操作简单，资源利用率高，性能优等特点，也逐渐成为电子信息中的主流技术。本设计就是根据基于EDA技术，使用FPGA芯片，设计一个地铁自动售票系统。本设计采用自顶向下的设计理念，划分为几个功能模块分析设计。在QUARTERSII软件环境下，使用VHDL语言，编写车票选择模块、投币处理模块、金额处理模块、显示模块的程序，并进行软件仿真，最后下载到FPGA芯片中进行硬件仿真。关键词地铁自动售票系统，EDA,FPGA,VHDL,QUARTERII,仿真ABSTRACTRECENTLYPOPULATIONGROWTH,TRAFFICJAMANDSCARCITYOFRESOURCEHASMADESUBWAYAMAINPARTOFTRANSPORTATIONASANINTEGRALPARTOFSUBWAYSYSTEM,AFCISDESIGNEDFORPASSENGERSTICKETPURCHASINGANDCHECKINGINANDOUTTHESUBWAYAUTOMATICTICKETINGSYSTEMPLAYSTHEMOSTIMPORTANTROLEINAFCSYSTEMBECAUSEITSHELPTODECREASEMISTAKESOFMANUALTICKETSSELLINGANDIMPROVEMENTONWORKINGEFFICIENCYFURTHERMORE,THEDEVELOPMENTOFEDAANDFPGALEADTOATRENDOFELECTRONICINFORMATIONTECHNOLOGYBECAUSEOFTHEIRSIMPLICITYOFOPERATION,HIGHRATEOFRESOURCEUTILIZATIONANDEXCEPTIONALFUNCTIONTHISDESIGNISANSUBWAYAUTOMATICTICKETINGSYSTEMONBASISOFEDATECHNOLOGYTHROUGHAPPLICATIONOFFPGACHIPBYTOPDOWNAPPROACH,ITISDIVIDEDINTOSEVERALFUNCTIONMODULESWITHVHDLLANGUAGE,WEDESIGNMODULEOFCHOICE,MODULEOFCOIN,MODULEOFCHANGE,MODULEOFDISPLAYWEUSEQUARTERSIITOSIMULATEANDTHENDOWNLOADTOTHEFPGACHIPTOHARDWAREEMULATIONKEYWORDSSUBWAYAUTOMATICTICKETINGSYSTEM,EDA,FPGA,VHDL,QUARTERSII,SIMULATION1绪论11研究背景近30年来，中国经济迅速发展，并且在2010年，已经超于日本成为世界第二大经济体。但是，在中国庞大的人口基数下，伴随着经济发展出现的一系列问题也日趋严重资源的严重短缺，环境的加速恶化，交通出行不便利等，其中城市人口与车辆增加速度过快而已发的交通拥堵问题困扰着我们每一个人。因此，地铁应运而生，因为其减少占用地面空间、一次性运输乘客数量巨大、能源消耗率较少，安全性能高，速度快，价格优惠等特点，受到各大城市的青睐，越来越多的城市已经将地铁作为城市的主要公共交通工具。12000年以前，中国只有5座城市拥有地铁，然而截止到2014年，已经有26座城市开通了地铁，地铁线路的总数量成井喷式增长。现在地铁系统中广泛使用的自动售检票系统（AFC），是1967年在法国巴黎地铁第一次启用的。在之后几十年的发展中，AFC系统在各国地铁系统中广泛使用，并且得到了进一步的发展。现在的AFC系统，是基于计算机网络通信技术、人机交互技术、机电一体化技术、钱币识别技术、介质感应技术等技术，实现了旅客进站购票、检票进站、根据里程计费，票务服务、检票出站等功能的全自动系统。减少了人工售检票的工作人员使用量，减轻了人工的负担，同时减少了旅客售检票进站出站的时间，也增加票务收入的安全性与可统计性。23在AFC系统中，最重要的系统是自动售票系统，它的AFC系统完成一系列服务的基础，它的主要功能就是根据旅客的需求，和旅客有交互性的自动完成线路的选择，乘坐站数量的选择，购买车票数量的选择，投币与找零等功能。此系统大大减少了购票时由于人工原因造成的票据错误意义钱款错误，保证了旅客在最短的时间内选择购买正确的车票。4近年来，EDA技术发展速度惊人，它以大规模可编程逻辑器件为设计载体，主要采用硬件描述语言来描述系统逻辑，采用自顶向下的设计理念，使复杂的数字系统设计自动化成为可能，硬件系统的行为描述完全取决于硬件描述语言的正确性，可以随时方便的修改，极大地降低了成本并且提高了效率。因此，我们最终采用EDA技术基于FPGA设计课题要求的地铁自动售票系统。512选题的意义我国地铁系统发展较晚，虽然今年来发展迅速，但仍和一些国家有着较大差距。通知，我国的AFC系统也在不断的探索前进当中，其中最为重要的地铁自动售票系统也需要更加方便，功能更加完善，更加人性化，在这些方面我们要在现有的基础上不断创新发展，才能达到更好的服务大众的要求。另外，之前的地铁自动售票系统由于技术的发展限制，大多数采用的是单片机DSP来设计的，然而现在迅猛发展的FPGA技术已经在功能和性能上大大超越了单片机和DSP的组合。一个FPGA芯片上往往集成了上百万们的逻辑块，具有极高的密度和容量，它的输入输出端口的数量也显著增多。FPGA内部器件的延时很小，大大提高了工作效率，用硬件逻辑模块实现控制的机制，也让我们的设计更加具有灵活性和可操作性。FPGA技术已经成为一个大的趋势与潮流，因此，本课题的研究选择FPGA来实现地铁售票系统也能跟好的掌握主流的技术，具有相当强的实际意义。613论文主要研究内容本论文所研究的自动售票机的售票系统，所要实现的工能主要概括如下1）对1号、2号两条地铁线售票，每条线均有2、3、4元三种票，可以设置固定价位的票进行购买，也可由系统根据起点和目的地自动判别票价（论文中假设乘坐15站票价为2元，乘坐610站票价为3元，乘坐11到15站票价为4元）。2）能选择购买票的张数（论文中假设可以购买1张、2张、3张）。3）有1元、5元和10元三个投币口，当投入钱币与选择的票款相等时，送出车票；若投入的钱币不够，提示继续投票，或者选择退出钱币，无票送出；若投入的钱币超过票款，能自动找赎。14论文结构本文主要探讨地铁发展过程以及AFC系统重要性，并对其中地铁自动售票系统进行设计，设计采用EDA技术基于FPGA。本文整体结构布局如下第一章绪论。介绍课题研究背景，阐述地铁自动售检票系统的功能已经重要性，阐述选择本课题进行研究的意义，描述本课题需要实现的系统功能，介绍本文的主要研究内容以及章节安排。第二章理论基础。介绍本课题中主要涉及的EDA技术、FPGA技术、VHDL语言、使用的QUARTERSII软件，分析他们的优势、目前市场上的现状以及发展趋势。第三章系统具体模块的设计分析以及软件仿真。主要介绍系统四大功能模块车票选择模块、投币处理模块、金额计算模块、显示模块的设计思路以及设计过程，通过QUARTERSII仿真的结果。第四章总结与展望。对系统完成的情况进行总结月评价，介绍系统不足及改进方向。2理论基础21EDA技术EDA简称电子设计自动化，是ELECTRONICDESIGNAUTOMATION的缩写。在20世纪90年代初期，EDA是从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）等概念一点一点演变而来的。7现在电子设计技术的潮流就是EDA技术，它的特点是它将整个要完成的系统要求根据其功能划分为各个功能模块，采用的是“自顶向下”的设计理念，这样可以在设计的初级就发现系统存在的一些错误并加以改正，每一个功能模块单独设计，采用硬件描述语言表述系统行为，从而实现需要的功能。在设计的过程中，系统的逻辑编译、化简、分割、综合、优化、布局布线、仿真及特定目标芯片的适配编译和编程下载都是有QUARTERSII自动完成的，节省了很多的人力物力。通过这样的机制，当发现程序错误或者设计者需要对已经编写好的程序功能做出修改的时候，就和修改软件一样简单，修改后也很同意通过仿真了解设计结果，使设计更有主动性和目的性，极大地提高了效率，并且减少了重复劳动，也节约了资金。8EDA技术现在已经越来越广泛的深入到我们的日常生活中来，电子、机械、医学、军事等等等等都因为EDA技术得到了极大地发展和便利。我们通过EDA技术利用电路仿真提前检测设计电路的性能；通过EDA技术对原有的设备进行技术升级从而提高性能减小体积；应用EDA技术在大批量生产前先进性小规模试验等，这一系列的改变都证明着EDA技术已经成为电子工业技术的支柱，基于芯片的自顶而下的设计理念已经取代了固定功能集成块的设计理念。22FPGA技术221FPGA简介FPGA采用了逻辑单元阵列LCA（LOGICCELLARRAY）这一新概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输出输入模块IOB（INPUTOUTPUTBLOCK）和内部连线（INTERCONNECT）三个部分。FPGA的基本单元是相同的逻辑模块，这些逻辑模块组成一个矩阵，这些逻辑模块就是用户实现要求逻辑功能的基本工具。I/O模块和外部引脚分布在矩阵的周边，片内拥有可编程的连线，他们根据设定好的等级分布在片内，按照用户的需求可以连接各个逻辑模块和I/O模块。FPGA有下面4种配置模式1）并行主模式为一片FPGA加一片EPROM的方式；2）主从模式可以支持一片PROM编程多片FPGA3）串行模式可以采用串行PROM编程FPGA；4）外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。222FPGA的优点第一，FPGA的操作上手简单，入门快，拥有较短的设计周期，由于其由顶自下的设计方法，使得排除差错以及修改功能简单快捷，开发风险较低，占用资源少，降低开发成本，更加受到小公司的青睐。第二，FPGA产品集成度越来越高。现如今大部分FPGA芯片都已经达到几十万们，甚至一百万门以上，寄存器数量也已经达到上万，几乎可以满足任何要求的数字系统的设计。第三，使用方便。区别于传统芯片烧录之后就无法更改的特点，FPGA芯片可以根据设计者的要求变更，无数次的编译，擦除，在外部硬件设施不变的情况下，只需要改变内部软件就可以实现不同的功能。系统的输入，编译，仿真都非常的简单方便。223FPGA的主流产品市场中大本分FPGA器件是由XILINX公司和ALTERA公司生产的产品，他们的主流产品如下XILINX公司1）SPARTNS3/3L，全球第一款90MN工艺FGPA，12V内核，性能指数不是特别高，但是成本低，主要用于中低端市场。2）SPARTNA3E，成本低，性能较SPARTNS3/3L有多提高，但性能任然不够好，主要应用还是以门电路为核心设计。3）VIRTEX4，高端FPGA产品，拥有LX、SX、FX三个系列。具有传输信号完整性良好、功率较低、存储器接口传输带宽量大等优点。ALTERA公司1）CYELONE，013UM工艺,15V，中等规模芯片，成本低廉，在小规模设计中普遍使用。2）CYELONEII，90NM工艺，12V，新加入乘法器，性能中等。3）STRATIX，高端FPGA，013UM，15V。4）STRATIXII，90NM工艺，12V，性能好，容量大。1023VHDL语言231VHDL语言简介VHDL是VHSIC硬件描述语言（VERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGE）的缩写。1980年到1983年期间，在美国国防部的指挥下完成开发。1987年被美国国防部和IEEE确定为标准的硬件描述语言。在1993年之前，由于IEEE10761987在综合方面参数不详细，工程实现难度较大。1993年IEEE修改了VHDL标准，也成为现在被大家熟知的应用最多的版本。VHDL主要用于描述数字系统的结构、行为、功能和接口。VHDL语言在形式和构成上和许多计算机高级语言都很类似。它将我们要完成的一项工程划分根据设计的需要划分为内部和外部，分别进行分析和设计。当我们完成一个实体的设计之后，如果在后续的设计中还需要用到这个实体的功能，只需要简单的调用就可以实现其功能。232VHDL语言的优点1）适用性广目前广泛使用的IEEE已经修订了VHDL标准，因此，几乎所有EDA工具都支持使用VHDL语言来设计所需要的程序。2）强大的硬件描述能力从最为简单对门级到复杂的系统级，使用VHDL语言都能一次性完成描述、仿真、综合、调试等一系列的程序设计要求。3）强大的行为描述能力无论多么复杂，规模多么大的系统的设计，运用VHDL语言进行设计时，都能将其划分成若干个相对独立的小的系统进行设计，大大的降低了设计系统的困难程度。4）设计过程独立于成品在编写程序的过程中，不需要考虑成品外观或者引脚等的舒束缚，专心研究完成功能的设计。5）成果交流方便通过VHDL语言设计的系统，当需要引用部分模块或程序是，不需要改动，只要改变其中的部分参数即可实现。12233VHDL语言设计的基本单元VHDL是由设计单元组成的，基本的设计单元包括实体（ENTITY）、构造体（ARCHITECTURE）、配置（CONFIGURATION）、包集合（PACKAGE）、库（LIBRARY）1）实体描述模块外部接口和接口的相关参数。ENTITY实体名称ISPORT端口信号名称1输入/输出状态数据类型端口信号名称1输入/输出状态数据类型端口信号名称N输入/输出状态数据类型END实体名称2）构造体描述模块内部功能、行为或结构实现。ARCHITECTURE结构体名OF实体名称IS声明语句；BEGIN并发语句END结构体名称3）配置用于描述设计的层次之间的互联关系，以及实体与结构体之间的连接关系CONFIGURATION配置名称OF实体名称IS配置语句END配置名称4）包集合用于储存在工程设计中需要反复用到的常量定义、数据类型定义、子类型定义、子程序和函数声明等。PACKAGE包集合名称IS包集合声明语句END包集合名称PACKAGEBODY包集合名称IS包集合体描述语句END包集合名称5）库包含编辑后的数据的集合LIBRARY库名称1124QUARTERSII随着时代的进步，美国ALTERA公司对其EDA工具也进行着不断地升级，QUARTERSII身为第四代产品应运而生，并且收到了广泛的好评，已经得到大范围的使用QUARTERSII元件库中提供几乎我们设计需要的所有原件，包括基本元件库、工作库等等，在帮助我们了解各种原件的同时也几乎能满足我们设计的所有需求。QUARTERSII的编译综合功能异常强大，电路仿真，时序图仿真结果清晰明了，方便对实验结果进行观察记录。另外，QUARTERSII的交流能力也很强，几乎能和其他任何EDA工具连接。3系统模块设计分析31系统整体机构311系统流程图根据题目要求，购票流程如下1、乘客选择乘坐的线路2、乘客选择购买的票价或选择乘坐的站的数量3、乘客选择购买的车票的数量4、乘客投入钱币、5、系统计算金额，判断如果投入金额大于等于所需金额，则出票，如果投入金额小于所需金额，由乘客选择继续投币或者退出。根据此流程，系统流程如如下开始选择所购票价或选择出站选择购票数投入钱币计算金额金额大于等于票价继续投币N不出票、退款YYN出票找零结束选择乘坐线路图1系统流程图312系统功能模块介绍根据流程图分析，系统大致分为四个主要功能模块车票选择模块，投币处理模块，金额计算模块，显示模块。四个模块功能介绍如下1）车票处理模块根据乘客的需求可以选择乘坐的线路（1号线或2号线），选择购买的票价或者根据乘坐的站数决定票价（论文中假设乘坐15站票价为2元，乘坐610站票价为3元，乘坐11到15站票价为4元）。选择购买票的张数（论文中假设可以购买1张、2张、3张）。计算出购买车票的总票价。2）投币处理模块有1元、5元、10元三种钱币入口，判定乘客投入的钱币并计算投入的总钱数。3）金额计算模块系统计算需要的总金额，判断如果投入金额大于等于所需金额，则出票并找零，如果投入金额小于所需金额，由乘客选择继续投币或者退出。4）显示模块显示乘客所选线路，购买票价，购买数量，花费总金额，投入总金额，找零等信息。32系统各功能模块的设计及仿真321车票选择模块的设计车票处理模块根据乘客的需求可以选择乘坐的线路（1号线或2号线），选择购买的票价或者根据乘坐的站数决定票价（论文中假设乘坐15站票价为2元，乘坐610站票价为3元，乘坐11到15站票价为4元）。选择购买票的张数（论文中假设可以购买1张、2张、3张）。计算出购买车票的总票价。根据这些要求，设计车票选择模块的输入端口为1）RD模块复位信号，按下清零，表示可是重新购票。2）CLK模块的时钟信号。3）ROAD_IN1DOWNTO001代表选择1号线，10代表选择2号线4）PRICE_IN5DOWNTO0高两位表示直接选择票价，00表示不选择票价，01代表选择票价为2元，10代表选择票价为3元，11代表选择票价为4元。低三位表示根据乘坐站的数量选择票价，00011111分别表示乘坐站的数量为115站。5）QUANTITY_IN1DOWNTO001代表购票票数为1张，10代表购买票数为2张，11代表购买票数为3张。车票选择模块的输出端口为1）ROAD_OUT1DOWNTO0表示所选线路，将结果输出到余额计算模块和显示功能模块。2）PRICE_OUT1DOWNTO0表示所选票价，将结果输出到余额计算模块和显示功能模块。3）QUANTITY_OUT1DOWNTO0表示所购买的票数，将结果输出到余额计算模块和显示功能模块。4）COST7DOWNTO0表示应付的总金额，0000000100001111分别表示总价格为115元，将结果输出到余额计算模块。模块波形仿真结果如下图2车票选择模块波形仿真图如图中所示，RD为1是，均输出0，RD为0时，在ROAD_IN端输入01，选择1号线，然后在PRICE_IN端输入001111，乘坐15站车票价格为4元，然后在QUANTITY_IN端输入11，选择购买车票的数量为3，得到的结果为ROAD_OUT输出为01，表示选择1号线，QUANTITY_OUT输出为11，表示购买两张车票，COSTH端输出为0001，表示需要的总价十位为1，COSTL端输出为0010，表示需要的总价个位为2，总价为12元。322投币处理模块投币处理模块设置有1元、5元、10元三种投币口，根据乘客投币情况，计算投币总金额。根据这些要求，设计投币处理模块的输入端口为1）RD模块复位信号，按下清零。2）CLK模块时钟信号。3）COIN17DOWNTO0，COIN57DOWNTO0，COIN107DOWNTO0代表1元、5元、10元三个投币口，每按下一次分别代表投入1元、5元、10元钱，可重复投币。4）QUERENIN按下表示投币结束。投币处理模块的输出端口为1）PAYH3DOWNTO0代表投入钱币的总价格的十位，输出到金额计算模块和显示模块。2）PAYL3DOWNTO0代表投入钱币的总价格的个位，输出到金额计算模块和显示模块。3）QUERENOUT1DOWNTO0投币结束信号，送到显示模块。模块波形仿真结果如下图3投币处理模块波形仿真图如图中所示，RD为1是，均输出0，RD为0时，在COIN1输入1，代表投入1元，在COIN5输入1，代表投入5元，在COIN10输入1，代表投入10元，总计投入6个1元，1个5元，1个10元，PAYH端输出为0010，PAYL端输出为0001，代表总共投入21元。QUERENIN端输入1后，QUERENOUT端开始始终始终输出01323金额处理模块金额处理模块根据之前计算的票价总金额和乘客投入的总金额，如果投入总金额大于需要总票价，则提示需要出票与找零并显示找零数额；如果投入总金额等于需要总票价，则提示出票；如果投入总金额小于投入总票价，则提示不出票。根据这些要求，金额处理模块的输入端口为1）RD模块复位信号，按下清零。2）CLK模块时钟信号。3）COSTH3DOWNTO0购买车票需要支付的总票价的十位。4）COSTL3DOWNTO0购买车票需要支付的总票价的个位。5）PAYH3DOWNTO0投入钱币的总金额的十位6）PAYL3DOWNTO0投入钱币的总金额的个位。金额处理模块的输出端口为1）CHUPIAO1代表处票，0代表不出票。2）ZHAOLINGH3DOWNTO0表示需要找零的钱数的十位。3）ZHAOLINGL3DOWNTO0表示需要找零的钱数的个位。模块波形仿真结果如下图4金额处理模块波形仿真图如图中所示，RD为1是，均输出0，RD为0时，COSH端输入为0001，代表票价总数十位为1，COSTL端输入为0010，代表票价总数个位为2，所以票价总钱数为12元，PAYH端输入为0010，代表投入钱数十位为2，PAYL端输入为0001，代表投入钱数个位为1，所以投入钱数总价为21元，CHUPIAO端输出为1，代表出票，ZHAOLINGH端输出为0000，代表找零十位为0，ZHAOLINGL端输出为1001，代表找零个位为9，所以找零9元。324显示模块显示模块根据车票选择模块、投币处理模块、金额处理模块的输出，在8个数码管上分别显示选择线路、购买车票数量、购买车票总价，投入金额总价、找零。根据其功能分析，此模块可由四部分组成模8计数器，8选1数据选择器、译码器、动态扫描器。3241模8计数器模8计数器所要实现的功能是，每一个时钟上升沿计数一次，技术结果加1，逢8归零。取值范围为000到111。模块波形仿真结果如下图5模8计数器波形仿真图如图中所示，RD为1是，均输出0，RD为0时，模块根据时钟上升沿完成模为8的计数。32428选1数据选择器每次只能点一个数码管，根据模8计数器的输出信号，选择一个数码管点亮显示相应的数据。第一个为选择的线路，第二个为购买车票的数量，第三个为购买车票总价的十位数字，第四个为购买车票总价的个位数字，第五个为投入金额的十位数字，第六个为投入金额的个位数字，第七个为找零的十位数字，第八个为找零的个位数字。模块波形仿真结果如下图6数据选择器波形仿真图如图中所示，QIN0到QIN8输入端设为2、3、4、5、6、7、0、1，在选择输入端输入从000到111变化的过程中，SHUCHU端输出为2、3、4、5、6、7、0、1，即表示该模块完成8算1数据选择功能。3243译码器译码器的功能就是将前面数据选择器输出的信号译码，显示在数码管上。模块波形仿真结果如下图7数据选择器波形仿真图如图中所示，在YIN从0000到1001，即0到9变化的过程中，YOUT相应的改变，可以再数码管上显示0到9这些数字。3244动态扫描器动态扫描器的功能是每次选择哪一个数码管点亮。模块波形仿真结果如下图8动态扫描器波形仿真图如图中所示，0表示选中此数码管，此模块完成了逐个选择数码管的功能。3245显示模块将之前四个模块综合起来，就完成了显示模块显示模块的输入端口为1）CLK模块时钟信号2）QIN03DOWNTO0到QIN73DOWNTO0分别代表选择线路，购买数量，总票价十位数字，总票价个位数字，投入钱数十位数字，投入钱数个位数字，找零十位数字，找零个位数字。输出信号为1）COM7DOWNTO0表示选择那一个数码管点亮2）SEG7DOWNTO0表示数码管显示的数字。模块波形仿真结果如下图9显示模块波形仿真图如图所示，又模块CLK驱动，逐个数码管点亮，分别显示QIN0到QIN7所代表的数字。325模块顶层实现将各个模块生成原件，在顶层文件中调用并连线。图10顶层文件模块连线图进行波形仿真图10顶层文件波形仿真图如图所示ROAD_IN端输入01，代表选择1号线，PRICE_IN端输入001111，代表选择乘坐15站，每张票价4元，QUANTITY_IN端输入11，代表购买三张票，COIN1共输入6次，COIN5输入1此，COIN输入1此，代表1元投入5个，5元投入1个，10元投入1个。在QUEREN端输入0时，SEG端时钟输出全0