[硕士论文精品]一款通用cmos集成运算放大器的设计

摘要摘要作为信息产业基石的集成电路技术多年来保持着迅猛发展的态势，并成为当代高科技领域的研究竞争热点。近年来，模拟集成电路呈现出强劲的发展势头。集成运算放大器是构成模拟集成电路的重要模块，而CMOS集成运算放大器在数模混集成电路和超大规模集成电路、低功耗电子应用等方面显示出巨大优势。因此，研究开发高性能的CMOS集成运算放大器不仅具有重要的科学意义，还具有巨大的经济意义。本论文针对一款通用CMOS集成运算放大器，利用上华公司的。6微米工艺库对其进行HSPICE仿真，根据仿真结果对电路参数重新进行了理论计算并完成了改进型CMOS集成运算放大器的设计。进一步对改进型CMOS集成运放进行仿真和性能分析并最终完成了版图设计。综合结果表明，改进型CMOS集成运放的各项性能与原电路性能基本一致，且功耗降为改进前的三分之一。论文共分五章。第一章绪论，主要介绍课题背景和意义，同时对集成运算放大器的发展概况和主要应用作一简短回顾。第二章根据CMOS运算放大器的结构组成，着重分析了CMOS放大器的核心部分差分电路的工作原理，研究了基本差分对和带有源负载差分对的差模响应特性和共模响应特性，并对用于偏置的几何比例电流源和输出级的原理进行了简要分析后三章是本文的重点。第三章利用上华。6微米工艺库完成了对原电路的HSPICE仿真并将仿真结果与原电路性能进行了对比，从器件参数与电路增益和稳定性的关系入手，通过计算得到了理论上基本能够满足原电路性能的新的器件参数，完成了改进型CMOS集成运算放大器的设计。第四章对改进型CMOS集成运算放大器的电路特性进行了HSPICE仿真，根据仿真结果完成了对改进型放大器的优化设计。第五章综合考虑了匹配度、寄生效应和可靠性等影响因素前提下，完成了改进型放大器的版图设计和版图的DRC,LVS验证。关键词模拟集成电路CMOS集成运算放大器SPICE仿真版图设计第I章绪论第1章绪论1，课题背景集成电路的设想是英国雷达专家GWA达默在1952年首次提出的。1959年美国德克萨斯公司的基比尔和仙童公司的诺伊斯首先成功的制造了世界上第一块集成电路。近几十年来，飞速发展的集成电路已经成为当代高科技研究的一个重要领域，并极大地推动了计算机科学、控制技术、通讯技术等的变革，因之对人类的生活产生了前所未有的影响。模拟集成电路是集成电路的一个重要分支。通常，把用来传输和处理信号幅值随时间连续变化包括输入和输出的电路叫做模拟电路。这类电路是通过波形的瞬时值来传递信息的。模拟电路可分为两类线性模拟电路和非线性模拟电路。线性模拟电路的输出信号与输入信号成线性关系。各类放大器均属与线性模拟集成电路。非线性模拟电路的输出信号与输入信号之间满足某种特定的非线性关系，整流器，滤波器，调制器与解调器等均属于非线性模拟电路。集成电路不仅使电路与系统的体积减小，更重要的是可以实现分立电路所不能达到的技术目标，例如对称管，电流镜等等。虽然双极型运算放大器的技术已经很成熟，其应用也相当广泛，但随着MOSMETALOXIDESEMICONDUCTOR集成电路技术的发展，人们仍在不断探索用MOS技术来设计高性能的线性集成电路，特别是集成运放的可能性。MOS模拟集成电路有很大的优越性占用管芯面积小相同性能情况下，MOS运放所占面积只是双极运放的30至50电路功耗低相同性能情况下，MOS运放功耗仅为双极运放的30至50。与NMOS电路相比，CMOSCOMPLEMENTARYMETALOXIDESEMICONDUCTOR集成电路具有功耗低、跨导高的优点，因此在近几年得到了更迅速的发展。在整个电子系统中，模拟信号的处理始终是影响系统性能优劣的的一个瓶颈。模拟集成电路设计在传统上曾经受到工艺技术的阻碍，这是因为工艺技术一般是对数字电路进行优化的。这导致了表观的“设计时间综合症”，即一个单片ICINTEGRATEDCIRCUIT可能仅有20的模拟功能，却要花80的设计时间。一个控制系统的的控制质量高低很大程度上取决于模拟信号处理的好坏。这个处理过一I北京工业大学工学硕士学位论文程必须有高质量的模拟集成电路来完成。但是，随着VLSIVERYLARGESCALEINTEGRATION的复杂程度和功能性的不断提高，近年来模拟与数字之间的概念也在不断模糊。例如，一块SOCSYSTEMONCHIP芯片往往是即包括数字集成电路又包括了模拟集成电路的混合信号片上系统。由于CMOS电路的低成本、低功耗和高速度的诸多优点，在需求飞速增长的便携式移动通讯和消费电子产品领域，高集成度的CMOS模拟集成电路和SOC芯片应运而生。CMOS技术已经被证明是最好的选择。目前，带有模拟电路的混合信号片上系统已经在集成电路产业中占有非常重要的地位，成为SOC中不可缺少的部分。由于器件尺寸不断减小和低电源低电压、低功耗等要求，模拟CMOS集成电路设计在不断地发展，在SOC中变得越来越重要。CMOS模拟电路从低速度、低复杂度、小信号、高工作电压的电路发展成了高速度、高复杂度、低工作电压的混合信号系统，由此也带来了一些设计方面的问题，器件尺寸的缩小提高了晶体管的原始速度，但是集成电路不同模块间有害的相互千扰和版图的非理想性都限制了系统的工作速度和精度。高性能模拟集成电路的每个元件荃本都要手工设计完成。12集成运算放大器的发展概况和主要应用运放的最早概念来源于模拟计算机领域。早在20世纪40年代，模拟计算机就使用了运放技术。运算放大器这个名称是从增益高、工作特性取决于反馈元件的差模输入型直流放大器引伸出来的。用改变反馈元件类型及其排列的办法，就可进行各种模拟运算。整个电路的特性在很大程度上只取决于这些反馈元件。因此采用同一种放大器就可以进行各种运算。运算放大器是模拟集成电路中应用最广泛的电路之一，约占总的线性电路市场的1/5。例如，在加法电路、减法电路、微分电路、积分电路、采样保持电路和RC有源滤波器、D/A,A/D转换器等电路中运算放大器等都有广泛的应用。自上世纪60年代中期第一块运放UA709问世以来，运放的性能不断提高，其价格却不断大幅度下降，由此使得运放被广泛地应用在几乎所有的电子系统设计中。集成运放的发展分为四个阶段即四代运放，各代产品皆有自己的特点。第四代集成运放的特点是在应用中己经不再采用外接调零电阻，它们已经进入大规模线性第1童绪论电路的行列。随着微电子技术的不断发展，各种新型集成放大器不断出现，例如功率运算放大器、精密仪器用差分运算放大器、可控运算放大器等。新型放大器的主要特点是高速、宽带和低功耗。最新一代运放的带宽可以从5KHZ到1GHZ供电电源可以从09V到1000V输入失调电压和失调电流越来越小。目前集成运算放大器主要有以下几种类型。双极型运放，主要在于改进电路的输入特性SIJEFT，主要在于改进其输入电压噪声低压运放，主要考虑降低功耗混和运放，主要在高速、大功率和大电流缓冲中应用单片功率运放，散热是这种放大器发展的主要阻碍仪器放大器，这种放大器在输入失调电压和电流方面要求苛刻0介质隔离运放，在抗辐射方面有很好的前途CMOS运放，在各方面皆有较大的优越性，电路结构、制造工艺也发展较快。在数模混和超大规模集成电路、低功耗电子应用等方面CMOS运放是不可或缺的重要部分。当今，运放仍然是模拟电路设计中最重要的单元电路。每一代新的集成电子设备皆有相当数量的模拟电路部分。数字电路规模越大，其供电电源电路、接口电路等越离不开高性能模拟电路的支持，因此，新一代高性能的集成运算放大器的研究设计一直是模拟集成电路设计领域的热点课题。13研究内容模拟集成电路的设计流程可以分为前端设计和后端设计两大部分。前端设计指的是电路的设计、原理图输入和电路级仿真后端设计又称为物理设计指的是版图的绘制与验证，图21给出了模拟集成电路设计的设计流程如所示。如流程图中所示，前端设计包括电路结构设计与原理图输入。根据参数要求设计好电路后，在设计环境中输入原理图并对设计的电路进行仿真，也就是对电路结构、负载估计、元件尺寸的设计及布局前电路的模拟。这个过程中需要芯片生产厂家提供的用于仿真的模型库文件。对电路的分析主要包括直流分析、交流分析、瞬态分析、噪声分析、温度分析，模型参数分析等。如果仿真结果完全达到了设计要求后就可以把电路提交给后端进行版图设计。后端绘制的版图后首先要通过版图验证，版图验证包括设计规则验证DRCDESIGNRULECHECK、电气规则检查ERCELECTRICALRULECHECK、版图北京工业大学工学硕士学位论文色里目口吧巴巴里里巨曰巴巴与电路原理图对比验证LVSLAYOUTVERSUSSCHEMATIC。DRC检查是对电路的布局作几何空间的检查以确保线路能够被厂家的工艺技术实现ERC检查用于检查电连接的错误，如电源与地的短路、器件的悬空等等指定的电特性。设计规则检查中包括一些ERC检查规则，而且只要US和后仿真能通过，ERC一般都不会有问题，所以这项验证常不作，厂家一般也不提供ERC规则文件。LVS检查将版图与电路图作拓扑对比，以检查布局前后电路的连接方式是否一致、衬底类型、元件值是否相符。版图中的寄生元件主要是寄生电阻和寄生电容对某些集成电路的性能有严重影响。所以必须对从版图提取出来的包含有寄生元件的网表进行仿真，即后仿真。将包含寄生效应的整体电路加入输入信号作最后的模拟验证。通过了设计规则检查、电气规则检查、电路抽取和验证以及后仿真，就可以提交给芯片生产厂家试流片了。在严格按照设计程序进行电路仿真并通过了版图验证和后仿真之后，投片是否成功，关键是看芯片制造厂了。首先，芯片制造厂提供的模型参数和工艺参数必须准确，因为电路仿真、版图设计和验证、后仿真都是用芯片厂提供的模型和工艺参数进行的。其次，工艺的偏差必须在给定的范围内。比如，MOS管的参数离散不得超出SS慢速管和FF快速管给定的范围。第三，工艺必须有良好的稳定性、重复性、均匀性和一致性。对于给定的工艺，芯片的实测参数还与版图设计技巧有关，如运算放大器的失调电压、两个电容之比的精度等，但是，就流片的成败来讲，工艺水平起了决定的作用。本论文分析了CMOS集成运算放大各部分的主要原理完成了对两级CMOS运算放大器基于上华06微米工艺的优化设计对改进型集成运放进行了HSPICE仿真和性能分析，证明了改进型电路基本达到原设计指标的要求，且功耗降为改进前电路的三分之一完成了改进型电路的版图设计，通过了版图验证。本设计采用全定制模拟集成电路设计方法，严格根据模拟集成电路的正向设计流程采用上华06微米双层多晶硅，双层金属，P型衬底CMOS版图设计规则，全部设计过程在CADENCE的DESIGNFRAMELL整合设计平台上完成，每步使用的具体设计工具见图1一LA第1章绪论DESIGNFRAME11电路结构设计与原理图输入FAILCOMPOSER电路仿真HSPICE前端后端VIRTUOSOLAYOUTEDITORFAILDRACULAFAILSUCCESS后仿真HSPICESUCCESS流片生产图1一1模拟集成电路设计流程FIGURE11ANALOGICDESIGNFLOW第2章CMOS集成运算放大签的墓本原理第2章CMOS集成运算放大器的基本原理本章主要对CMOS集成运放的重要组成部件差分放大电路和几何电流镜的原理、特性进行深入研究。本章的工作为放大器的优化和仿真分析打下理论基础。21CMOS集成运算放大器的基本结构CMOS运算放大器的基本结构如图21所示，主要由差分输入级、高增益级、输出缓冲级、偏置电路和补偿电路构成。各部分的作用如下1差分电路作为运放的输入级，可以起到从双端差分输入到单端输出的变换作用，整个电路的增益很大一部分是由差分输入级提供的，它可以改善噪声性能和降低输入失调，运算放大器输入级的主要目的就是放大差分信号而抑制共模信号。2运放输入级的一个重要参数是其共模输入电压范围，如果共模电压处于这个范围当中，则运放能够正常的放大差分信号第二级通常采用共源级的反相器，当差分输入没有完成差分输入到单端的变换时，可以由第二级反相器来完成。3输出级的主要作用是尽量不失真的给负载提供功率输出。如果该运放需要驱动低阻负载，在在第二级后加一个输出缓冲级，以降低输出阻抗并增大输出信号摆幅。4偏置电路提供给各个管子适当的静态工作点5补偿电路的作用是稳定闭环特性。图21集成运算放大器基本结构框图FIGURE21INTEGRATEDOPERATIONALAMPLIFIER北京工业大学工学硕士学位论文曰口巴，曰三里里王曰，运算放大器是模拟电路设计中一种最通用和重要的集成块。运算放大器是一种具有高正向增益的放大器，当加上负反馈时，其闭环转移函数和运算放大器的增益无关。最重要的集成运放是具有共模噪声抑制和信号的线性放大能力差分输入级直流放大器，这种电路及其变型在信号处理方面用途十分广泛。本文中重点讨论CMOS运算放大器。因为CMOS有其独特的优点，它比其它MOS电路更适合于模拟电路并具有电路结构简单的特点。CMOS的互补管N管和P管可以方便直接地把双极型电路转化为同类的CMOS电路。同时，CMOS电路易于消除器件的衬底调制效应。在单沟道MOS电路中例如NMOS所有器件的衬底都要接整个电路的最低电位，此时只有部分管子的源级可以和衬底接在一起，因此存在衬底调制效应。CMOS电路中，P沟道器件制作在P型衬底的N阱中一阱中器件的源级和阱连在一起使得这些器件不存在衬底调制效应，从而不存在背栅跨导，由此提高了放大器的增益。22CMOS差分放大电路的工作原理22，差分放大电路的基本特性作为放大器的输入级，差分放大电路是运算放大电路中最重要的部分之一。由于差分放大器具有很多有用的特性，所以它己经成为目前高性能模拟VLSI和混和信号VLSI的核心模块。如图22所示，单端信号的参考电位为某一固定电位，通常为地电位。差分信号定义为两个结点电位之差，且这两个结点的电位相对于某一固定电位大小相等，极性相反。严格地说，这两个结点与固定电位结点的阻抗也必须相等。在差分信号中，中心电位称为“共模”CM电平。差分结构的电路与单端结构的电路相比，一个重要的优势在于它对环境噪声具有更强的抗干扰能力。例如，电路中存在两条相邻的信号线，分别传输易受千扰的小信号和时钟大信号。由于在两条线之间存在祸合电容，时钟线上的信号的跃变会损坏信号线上的信号。如果将易受千扰的信号分成两个大小相等、相位相反的两个信号进行传输，时钟线置于这两条信号线的正中间，那么时钟对其上下信号产生的干扰相同，从而使其差值保持不变。这种情况下，虽然这两个信号的第2章CMOS集成运算放大器的基本原理共模电平被干扰，但差分输出并没有损坏，所以这种方案有效的“抑制”了共模噪声。另外一个抑制共模噪声的例子是当电源电压带有噪声时。如果V,变化了V，则V。几乎有相同的变化量，也就是说，输出信号非常容易受V。中噪声的影响。但是如果采用差分输入电路，则V，中的噪声只会影响每个双端输出，但不影响两个双端输出的差值。差分输入电路更不容易受到噪声的影响。所以使用差分电路传输敏感信号是非常重要的。_RM_一一一一一卜TT一丛一一_TAB图22单端信号与差分信号FIGURE22SINGLEENDEDSIGNALANDDIFFERENTIALSIGNAL差分电路的另一个非常重要的特性是增大了可得到的最大输出电压摆幅。和单端的同类电路相比，差分电路的优势还在于其偏置电路更简单，线性度更高。虽然差分电路所占的面积是同类电路的两倍，但是在实际应用中，这种电路的众多优势是会弥补简单的面积增加带来的缺憾的。此外，差分电路表现出奇对称的输入输出特性，所以不会产生偶次谐波，从而降低了电路的非线性。222差分放大电路的工作原理如果差分电路的输入存在很大的共模干扰或是共模电平设置的不适当，则随着共模输入电平的变化，差分输入对管的偏置电流也会发生变化，从而导致器件的跨导和输出共模电平变化。跨导的变化相应的会改变小信号增益，而输出共模电平相对于理想值的偏离会降低最大允许输出摆幅。如图2一3A所示，如果北京工业大学工学硕士学位论文输入共模电平过低，输入会使M1和M2管截止，导致输出波形的失真，如图23B所示。所以要使器件的偏置电流受输入共模电平的影响尽可能的小。在电路中引入电流源可以使工。与工。2的和不依赖于共模输入如图24A所示。VDDCMXVOUTLVOUT2YD_N_MI厂目一成|图23差分电路与输入共模电平对其输出的影响FIGURE23DIFFERENTIALCIRCUITANDEFFECTOFINPUTCOMMONMODELEVEL设图24A中V,1V2从一CO变化到CO。如果VIN，比VIN2小得多，则M,管截止，M2管导通，工D2工二，此时，VVDD,VOU,2VDURLSSO当VM变化到接近V,时，M,管逐渐导通，从RD抽取I二的一部分电流，从而使V减小。因为ID,TID2ISS，所以M2管子的漏级电流减小，VO,2逐渐增大。如图25A所示，当VWVM时，有VWVGSIVGSJVM。如果VAV十VRXVDDRIS/2VM，M，管和M,管进入三极管区，这是输入共模电平的上限。综上所述，输入共模电平的范围是VCS,VD,。一VN19OVINL的时候，M2管截止当VINAVI1的时候，G,N为零。如图2一5所示。224共模响应分析差分放大器的一个重要特点就是对共模扰动影响的抑制能力。在实际电路中，电路不可能完全对称，电流源的输出阻抗也不可能是无穷大。共模输入或多或少的总会地传递到输出端。如图26A所示，电路是对称的而电流源具有有限的输出阻抗RSS，当共模输入电平变化时，VP也随之变化。所以，如果使M，和M管的漏级电流增加，VOW，和VOU。减小。由于电路是对称的，VOUTTVOU2。于是两个管子的输入电压相等，即X点和Y点的电压相等，就可以将两个管子并联起来，其等效电路如图26B所示。管子的宽度是原来单管的两倍，偏置电流和跨导也是原来的两倍。所以电路的共模增益为R12AVCMVVNCM1/2GRSS210一钧XVOUTVIN,CMM1M2I,I图26共模输入的差分对与其等效电路FIGURE26COMMENTMODEI叩UTDIFFERENTIAL两RANDEQUIVALENTCIRCUIT这个分析结果说明，对称电路中，共模输入的变化会扰乱偏置点，改变小信号增益，限制输出电压摆幅。由于电路不对称和尾电流源有限的输出阻抗使对称差分对产生了共模增益。当电路不对称且尾电流源的输出阻抗有限时，输入共模第2章CMOS集成运算放大备的基本原理电压对输出是有影响的。假定图26A中的电路其中一个电阻负载存在一个小的失配ZR,当共模电平增大时，IDI和ID2都会增加M/12GRSSZVT。但X和Y点的变化却不相等，分别为AV,一V,CG,万R12GRSS八VY一V,CUGMR12G,RN十4R211212这说明输入端共模变化在输出端产生了差分成分，电路表现出共模到差模的转换。如果差分对的输入既有差分信号又有共模噪声，则输入共模的变化就会损坏放大的差分信号。差分对的共模响应取决于尾电流源的输出阻抗和电路的不对称性，并表现为对称电路的输出共模电平变化和输入共模电压变化在输出产生的差模分量。在模拟电路中，后者的影响是严重的。所以在研究共模响应时应考虑不匹配。当共模扰动的频率增加时，与尾电流源并联的总电容会使尾电流产生很大变化。因此即使尾电流源的输出阻抗很大，共模到差模的转换在高频时也会变的严重。这个并联的电容来自电流源自身的寄生电容和输入差分对管的源衬结的寄生电容。另外，电路的不对称既来自负载电阻也来自输入晶体管，由于晶体管尺寸和阐值电压的失配，使流过两个晶体管的电流略有不同，跨导也不同。如图26A所示，ID1GM1VIN,CMVP,IDZGM2VIO,CMVP，且1SSRSSVP,由此得到GM,GM2众,CEI一VJRSVP213所以VN9M1GM2RSSV_9IGM2RSS1“214得到输出电压VX一、1V、一V,R一91GM,G20,1RVIN,CM215VVG,V一VP二一92GGM2RSS1RVIN,CM216北京工业大学工学硕士学位论文所以差分输出电压为VX一VYSM，一928M192R1RVIN,CM217由上面的推导得到输入共模变化转化为差分误差的转换系数ACMDM峪9192RSS1RVIN,CM218ACMDM表示共模到差模的转换。为了合理的比较各种差分电路，由共模变化产生的不期望的差分成分必须用放大后所需要的差分输出归一化定义为共模抑制T匕CMRRCMRR二一ADMACU_DM219图26A的差模增益为其中M是两个管子跨导的平均值IA,卜R8L924SISM2RSS2191SM2RS220如果设VIIVH2,共模增益比为CMRR、念128MRSS221225带有源电流镜的差分电路前面对理想的差分电路的差模响应和共模响应机理作了比较详细的分析，其负载是相等的两个电阻。因为在实际的工艺中，电阻的制作误差非常大，最大为30，因此其匹配的精度很难控制而采用对称MOS管的结构，CMOS工艺决定了管子的匹配度高于电阻，并且用电流镜作有源负载有三个显著的好处首先，在相对的，比较小的面积中，有源负载可以得到比较大的输出阻抗其次，电流镜将单端输入信号转换为差分信号最后，有助于共模抑止比CMRR的提高。所以实际应用的电路常是带有源电流镜的差分电路。根据前面对理想电路的分析，很容易得到带有有源电流源镜的差分输入电路的特性。如图27A所示，电流镜的两端分别接到差分输入对管MI和M的两个漏级。对管的输入信号是反向等幅度的。假设MI栅上的电压有一个微小的增加，第2章CMOS集成运算放大器的荃本原理则使得ID】增加了I，所以ID3】也增加了I由于M3和MA是镜像电流源，ID3被镜像到IN,所以114I也增加了I由于IDIID2ISS，所以ID2减小了I,根据节点电流守恒，可以得出，输出的电流增加了2AI，所以输出电压通过M2的漏电流下降和M4的漏电流上升两种机制增大。电路将差分输入转换成了单端输出。目陆州1M一一约A带电流源和有源电流镜的差分电路B带实际电流A和有源电流镜的差分电路ADIFFERENTIALCIRCUITWITHIDEALCURRENTSOURCEANDACTIVECURRENTMIRRORBDIFFERENTIALCIRCUITWITHACTUALCURRENTSOURCEANDACTIVECURRENTMIRROR图27带有源电流镜的差分电路FIGURE27DIFFERENTIALCIRCUITWITHACTIVECURRENTMIRROR下面对如图27B的电路进行简单的大信号分析，如果MT相对于M2足够的小，MI和M3以及IVI4都关断。由于没有电流从VDD流出，M和M，都工作在深线性区，传输的电流为零，VAUTO随着VIN接近V2,M，导通，使IDS的一部分流过M3，并使IVI4开启。当VIM和VI2的差值很小时，M2和M4都工作在饱和区，产生很高的增益。当VINT比VIN2大的多的时候，IDIID3，ID增大而ID减小，最终使呱进入线性区。当VIMVIN2足够大，与前面的过程相反，M2关断，M4的电流为零且工作在深线性区，VOIDVDD考虑电路输入共模电压。为了使M2饱和，输出电压不能小于VIN,CMVTHO所以，输入共模电平应尽可能的低，才能得到最大的输出摆幅，其最小值为，VGSI2VDSSMIN对如图27A的电路作小信号分析时，可以利用戴维南等效来替换电流源M,和M2加图28所示。由于对称，P点是虚地点，由半边电路等效得VEQML,M2R0L,02VIIN，输出电阻为肠2RO1,2。由基尔霍夫闭合回路电压为零定理，北京工业大学工学硕士学位论文可以导出流过RQ的电流为IXL_代，一91,2ROL,2呱2R1,2土L1RO391221VDD4|少夕户一巨一V_,诚，,IM2二卜REQ丫人一一甲土一一A图2一8FIGURE28THEVENIN图27的截维南等效电路以及化简电路EQUIVALENTCIRCUITANDSIMPLIFIEDCIRCUITOFFIGURE27这个电流流过1/93的电流以单位增益被镜像到M4，所以有一丛_2V1M1,2RO1,2Y一R3一2RO12六ILROLR03艺222设2RAL,O21/GM3M4IIR3,4则增益为蠕U_可81,21RO1,2IIFO3,A223上面是在尾电流源是理想的情况下得到的结果，如果尾电流源的输出阻抗为有限值时，输入共模的电平变化会导致所有晶体管偏置电流的变化，和223节讨论的一样，由于共模电平增益使输出信号变差。由于电路是对称的，对于所有共模电平有图29A的短接，其等效电路如图29B所示。可以求得共模增益为ACAR1一RO3,D三鱼3,411三一_一一一二一一81,22812R朋1251,2RSS534SS224第2章CMOS集成运算放大器的基本原理I杏IL2GM3,4IJRO3,41229M1,2洲少寸_VCUTVDDI324其中FPM为半边电路一个电流镜管的跨导，又因为9_W_2PO丁IO21,VCIS一VII325根据式324和325可知，通过增大管子宽长比，或是减小ISS，以及增加管子的漏级电流可以增大管子跨导，从而增加电路的共模输入范围。由第二章的公式225可以知道，增大管子宽长比还可以增大电路的共模抑制比。334对通用结构CMOS集成放大器电路的设计改进通过前面对电路性能与器件参数关系的研究，结合一些已知的电路性能指际，可以从理论上推导出与期望指标相接近的电路器件参数。通过对31节中原性能指标和HSPICE仿真结果的对比分析，采用表3一3中的指标作为己知条件进行推导，对原电路的器件参数进行改进。表中转换速率是对原设计指标和HSPICE仿真结果的折衷。对原放大电路的仿真结果显示查附录1中的直流仿真网表M2的跨导GM89881S,原电路中补偿电容为05PF由式319可以得到单位增益带宽的理论值约为180M，所以这里取为200M从工艺文件中可以得到计算所需要的边界条件，计算结果见表340第3章CMOS集成放大器的优化设计表3一3性能指标TABLE33PERFORMANCETARGET负载电容CL转换速率SR共模输入范围VM,CNM单位增益带宽GB电源电压VSSVDD2PP40V/US15V4V200M05V表34边界条件TABLE34BOUNDARYCONDITIONS，“COXUPCOXVTHOMINVTHOMAXVTHOPMAX1058E4A/V2343E5A八20579V088V1103V由表达式322C,022CL，得到补偿电容CC044PF，这里取一个典型值CG5PF。由式323得到差分输入级尾电流源的饱和漏电流ID7CSR02MAA对于如图31所示的通用运放电路，M3管工作于饱和区的过驱动电压可以表示为IVDD一VCUXM一VTHORMAXVTHOIN325根据管子工作于饱和区的电流公式34可以得到M3管的宽长比，K管与其对称W1I一I2B又LYPCOXIVDF一氏CULTMAX一呱OPAX十嗡ONMIN由式319可以得到M管的跨导GM2GBC,1MS同理，由式子35可以得到MZ管的宽长比，ML管和MS管对称，有同样的宽长比二一拉一二48FCOXIN7、夕甲一L既使在输入共模电平最小的时候也要保证M，管工作在饱和状态，所以由M管的饱和电流计算公式可以得到M管的最小饱和漏源电压北京工业大学工学硕士学位论文，。，”2V、。，V,MM，一V,。一。WI尸N七OX一丁又TJT一蛛OMAX二042155V其中IDL二ID7/2IM管饱和时，其两端的过驱动电压即为饱和漏源电压，同样由35式可以得到M管的宽长比为W2I二留2乙T夕L1CDXVOS,由式子320可以得到源跟随器M5的最小跨导值95二228M,CT/CC088MS由放大器电路可知，MS管两端的最小饱和漏源电压为电源电压减去最大输出电压，即VDS5VDDVOUT,M05V,用VDS5代替34式中的过驱动电压，并与35式联立可以求得M、管的宽长比一一95一一二气CO,，VDS5513声，甲L现在有两种方法可以得到M5管的漏级电流先利用35式的跨导公式得到ID522II，另一方面，考虑电路中M3管和M5是平衡的，所以1D5WIL5WILDI197MA选择这两个值中大的一个，利用公式35重新计算GM583MS。利用M6和M，管子的几何比例关系计算M6的宽长比217、声W一L、LES了护几几2了月、一、/甲一L/L至此，已经得到主要管子的宽长比，根据公式37检验电路的总增益约为70DB,结果基本满足要求，如果需要增大增益值，根据321节原理分析，可以适当减小ID和ID5的值，或增加M2，或M，管子的宽长比。注意如果对某个参数进行了调整，就要重新计算所有的参数，直到符合条件为止。由于本文所设计使用工艺的最小沟道长度为06微米，同时考虑到最后版图布局，选择每个管子的沟道长度为2微米，同时采用插指结构以保证管子的宽长36第3章CMOS集成放大器的优化设计比较大。此外，使用两个二极管连结方式的PMOS管与M管漏级相连以保证整个电路的正确偏置。优化后的电路结构如图311所示，各管子的参数如表35所示。图311改进后的通用结构CMOS运放电路FIGURE311UNIVERSALSTRUCTURECMOSAMPLIFIERAFTERIMPROVED表35改进后的运放电路参数FIGURE35CIRCUITPARAMETERSAFTERIMPROVEDMLM2M3M4M5M6M7M8M9M10WEFFU24242626242424202020LEFFU222222221010M4422441822I1第4章改进型CMOS集成放大器的仿真分析所示。由图中测出的交流性能见表44。从仿真结果可以看到，在20“左右时，电路的性能最好，有合适的相位裕度，最大的单位增益和带宽。随着温度不断下降或升高，电路的性能都有所下降。所以该系统在室温条件下使用时各项性能达到最好。表44不同温度的交流仿真参数TABLE44ACSIMULATINGPARAMETERSWITHDIFFERENTTEMPERATURE0020040060800100单位增益带宽15M215M163M14AM85M1卯M相位裕度88762名。70807280791“763“增益33DB666DB62DB60DB53DB57DB47通过仿真调整的改进型放大器结构与器件参数经过仿真和分析，对电路的频率补偿网络和偏置电路的结构和元件参数作了小幅度调整，得到的最终电路结构如图414所示，各元件参数如表45所示。改进型电路的SPICE仿真网表见附录2网表A9VDD图414改进型电路最终结构FIGURE4一14FINALSCHEMATICOFIMPROVEDCIRCUIT北京工业大学工学硕士学位论文表45基于仿真调整的改进电路元件参数TABLE45ELEMENTPARAMETERSOFREOPTIMIZEDCIRCUITBASEDONSIMULATIONM1M2M3M4M5M6M7M9M9M10WEFFI242426262424242044LEFFU2222222222M442244182211C,15PFR6K48本章小节本章对改进后的放大器电路的直流特性、交流特性、瞬态特性进行了仿真，通过分析交流特性的仿真结果，对电路补偿网络的参数和结果做了调整并对不同参数模型情况和不同温度情况做了仿真，得到了最终的改进型CMOS集成放大器结构和各元件参数。第五章改进型CMOS集成放大器的版图设计第五章改进型CMOS集成放大器的版图设计至此本文已经完成了对电路的改进设计和仿真，且性能基本能够满足设计要求。本章的工作是完成改进型电路的版图设计，并通过版图验证。51模拟CMOS集成电路版图设计的主要内容模拟集成电路的版图设计是，模拟集成电路设计中的重要环节之一，它与前端电路设计和最后的生产流片都是紧密相关的。版图设计的依据是流片厂家提供的工艺规则。脱离工艺的电路设计，无法达到预期的设计目标。不同的厂家提供的工艺规则不同，并且随着工艺条件和水平的提高，设计规则也在不断的变化。集成电路版图设计包括基本单元设计、布局和布线以及版图验证。版图验证主要包括设计规则检查DRC、电学验证ERC和电路与版图网表对比LVS、寄生参数提取和后仿真。版图设计是集成电路设计过程中与工艺制造直接相关的环节，所以在进行版图设计时必须考虑工艺制造条件的约束。这些约束主要包括由光刻工艺所决定的最小尺寸和图形间的最小间隔，例如扩散区的最小尺寸和扩散区之间的最小间隔，多晶硅或金属线的最小尺寸和它们之间的最小间隔等各个工艺步骤所用的掩模板之间的套准精度由器件性能决定的器件最小尺寸，如最小沟道长度等由寄生效应和漏电现象决定的晶体管之间的最小距离等。工艺厂家会提供与其工艺相配套的设计规则文件和参数文件，对这些规则的遵守要贯穿整个版图设计过程。如果所设计的版图有不符合设计规则的地方，就很可能造成短路和断路，或晶体管特性不正常，使得整个集成电路不能正常工作。版图设计过程中首先要考虑布局的合理性开始着手设计版图时，首先要进行布局。布局是否合理，将对很多技术指标产生重要影响。考虑布局合理的几条标准是各引出端的分布是否便于使用或与有关电路兼容有特殊要求的单元如要求对称等，是否作了合理安排布局是否紧凑温度分布是否合适等。其次版图的单元配置要恰当如门级和管子的形状的确定、安放位置和方向。不同的做法对电路的性能、芯片面积、紧凑度、连线长度等产生很大影响。对于MOS集成电路，单独评价某个单元的配置好坏是没有意义的，必须从整体角度来分析每个单元的配置。另外，版图的布线要合适。由于MOS有极高的本征截止频率，北京工业大学工学硕士学位论文且小尺寸电路级延迟很小，因此布线时的RC时间常数是电路工作速度的主要限制因素。MOS中的布线主要是金属线和多晶硅线。52改进型CMOS集成放大器的版图设计529提高匹配度的版图设计模拟集成电路的精度和性能通常取决于元件匹配精度，匹配度直接影响了最终电路的性能，而匹配精度靠制造工艺和版图设计保证的。由于CMOS的制造工艺决定了在集成电路中，集成元件的绝对精度较低，如电阻和电容，误差可达士2030但是由于芯片面积很小，元件之间排列得非常紧密，并且同一芯片的所有元件全部同时制作即所有元件处于相同的工艺条件下，因而所有元件的特性都能有很好的一致性，可以达到比较高的匹配精度，如1，甚至01。相邻的一对集成晶体管，其匹配程度可以做得很好，这种特性使集成晶体管非常适合于平衡增益级电路应用，例如，以对称原理工作的差分放大器。连接成二极管的晶体管也很容易匹配对称，此外，集成电路管芯上全部元件相互之间的距离均小于千分之几英寸，并且集成在同一块管芯内，因而温度变化时，上述匹配特性也能很好保持。集成电路制造过程中的元件失配是不可避免的，测量所得的元件值之比与设计的元件值之比总是存在偏差。失配主要包括随机失配和系统失配。随机失配是由尺寸、掺杂、氧化层厚度等影响元件值的参量的微观波动造成的，这种随机波动即随机统计波动。随机失配可以通过选择合适的元件值和尺寸来减小。随机波动的周围波动发生在元件边缘，这种原因造成的失配可以通过增大元件的周长来减小。随机波动的区域波动发生在元件所援盖的区域，可以通过增大元件面积来减小这种波动造成的失配。系统失配是由于工艺偏差，接触孔电阻，扩散区相互影响，机械压力，温度梯度等原因造成的。系统失配可以通过版图设计来降低。本设计采用的是上华06微米，双层金属走线和双层多晶硅制造工艺，在对改进型电路的版图设计中，为了尽量减小随机失配，在确定了管子比值之后，沟道长度定为2微米，而没有定为工艺最小尺寸06微米，对于宽长比较大的单管采用了插指结构，这样可以适当的增大器件的面积和边长，从一定程度上减小随第五章改进型CMOS集成放大器的版图设计曰目曰巴粤恩巴三巴里口里通过公式证明当图B和C中管子的W/L相同时，插指结构管子的漏结电容CDH小很多。接触孔处会导致寄生电阻，电阻过大会导致在电阻上损失的电压过大，使整个电路的功耗增加。恰当的版图能使电阻最小，从而减小电路的功耗。如图53所示的插指结构，用八个管子的并联代替原来的一个管子。设图A的栅电阻为凡，改进的图B插指结构的栅电阻是原来的1/640插指结构利用了电阻并联特性减小了栅极的接触电阻。ROMRG旧7ROM2RG18DROMQROMRG旧2RGBT下毛一A未采用插指结构的栅电阻B采用插指结构后的栅电阻AGATERESISTERWITHOUTFIGURINGLAYOUTBGATERESISTERSWITHFIGURINGLAYOUT图53插指结构与栅电阻的关系FIGURE53RELATIONSHIPBETWEENFIGURINGLAYOUTANDGATERESISTERS在本设计中，布局时规定将第一层金属主要是横向布线，第二层金属主要是纵向布线，第一层主要用于局部布线，第二层主要用于全局布线。这样不仅使布线方便，规整，而且可以减小不同层布线之间的寄生电容。同时尽量减小布线长度，而电源和地线必须保证足够的宽度。523提高可靠性的版图设计当大面积的第一层金属直接与栅极相连，在金属腐蚀过程中，其周围聚集的离子会增加其电势，进而使栅电压增加，导致栅氧化层击穿，这就是天线效应大面积的多晶硅也有可能出现天线效应，所以要尽量减小连接栅的多晶和第一层金属的面积，尽量采用第二层金属过渡。在MOS工艺中，衬底与管子之间会产生不必要的寄生效应，使管子的性能下降，尽量消除由于工艺带来的寄生栓锁效应是必须重视的问题。本设计的版图采用P型衬底材料。在CMOS工艺过程中先在P型衬底上生长轻掺杂的P型外北京工业大学工学硕士学位论文延，然后在外延层中形成PMOS或NMOS管。PMOS管要做在N阱中，在N阱和P型村底间形成PN结，MOS管的源漏区与其衬底间也形成PN结，因此从电源到地存在着PNPN的寄生可控硅结构。当源或漏端是正向偏压时，它会对相邻管子的反偏结注入少子。相邻的NMOS和PMOS晶体管间的少子变化会引发栓锁效应，如图54所示。为了防止栓锁效应，作者在P管和N管周围分别围上了保护环，并在地线上均匀的设计了很多接触孔以保证衬底和地的充分接触。目，O侧仔月口门0图54栓锁效应示意图FIGURE54LATCHUPEFFECT524改进型电路的整体版图综合对匹配度、寄生效应和可靠性的全面考虑，借助VIRTUOS。的LAYOUTEDIT工具，完成了改进型CMOS集成运算放大器的整体版图设计。图55为各个器件的布局示意图，详细的版图见图57。同时，借助DRACULA工具完成了版图的DRC和LVS验证，LVS结果见图56，所有的器件和节点都已经与电路图匹配。53本章小节本章在综合考虑改进型电路版图的匹配度、寄生效应和可靠性的基础上，完成了改进型放大器的版图设计，并通过了版图验证。北京工业大学工学硕士学位论文参考文献1张建人MOS集成电路分析与设计基础，电子工业出版社，1987年8月2李本俊，刘丽华，辛德禄CMOS集成电路原理与设计北京邮电大学出版社，19963董在望，尹达衡模拟集成电路原理与系统高等教育出版社，1987年10月4王秀杰，张畴先模拟集成电路应用西北工业大学出版社，2001年2月5STEVEMARTINACMOSMONOLITHICOPERATIONALAMPLIFIER,EECS413,11/30/19996陈金松模拟集成电路原理、设计、应用中国科学技术大学出版社，1997年8月7BAHZADRAZAVIDESIGNOFANALOGCMOSINTEGRATEDCIRCUITS西安交通大学出版社，2004年8月8秦世才，高清运甲现代模拟集成电子学科学出版社，2003年9月9PHILLIPEALLEN,DOUGLASRHOLBERGCMOSANALOGCIRCUITDESIGN电子工业出版社，2003年I月10唐诗白模拟电子技术基础高等教育出版社199911WALTERGJUNGICOPAMPCOOKBOOK世界图书出版社，1990年7月12廖长英低频模拟电路电子科大出版社，199413SERGAN,VBROADBANDOPADEVICEFORMWIRBEAMSTEERINGAEROSPACECONFERENCEPROCEEDINGS,2002IEEEVOLUME3,916MARCH2002PAGES31411一31416VO1314李金平模拟集成电路基础清华大学出版社，北方交通大学出版社，2003年3月15张开华半导体集成电路东南大学出版社，199516GAOJUN,LUWENGAO,ZHANGTIANYI,JILIJIUOPTIMIZEDDESIGNOFOPAINFOCALPLANEARRAYREADOUCIRCUITSASIC,2001PROCEEDINGS4THINTERNATIONALCONFERENCEON2325OCT2001PAGES865一86817杨素行模拟电子技术基础简明教程高等教育出版社，1996参考文献18RONHOGERVORST,JOHANHHUIJSINGDESIGNOFLOWVOLTAGELOWPOWEROPERATIONALAMPLIFIERCELLSKLUWERACADEMICPUBLISHERS,199619GONGGUIXU,SHERIFHKEMBABIASYSTEMATICAPPROACHINCONSTRUCTINGFULLYDIFFERENTIALSYSTEMS1IAMPLIFIERSANALOGIFFFTRANSACTIONSONCIRCUITSANDANDDIGITALSIGNALPROCESSING,VOL47N012,DECEMBER,200020ILKUNAM,BONKEEKIM,KWYROLEESINGLEENDEDDIFFERENTIALAMPLIFIERANDMIXERCIRCUITSUTILIZINGCOMPLEMENTARYRFCHARACTERISTICSOFBOTHNMOSANDPMOSIEEEMTTSDIGEST,200321FRANCESCOCORSI,CRISTOFOROMARZOCCAANAPPROACHTOTHEANALYSISOFTHECMOSDIFFERENTIALSTAGEWITHACTIVELOADANDSINGLEENDEDOUTPUTIEEETRANSACTIONSONEDUCATION,VOL46,NO3,AUGUST200322MAXIMPRIBYTKO,PATRICKQUINNACMOSSINGLEENDEDOTAWITHHIGHCMRRIEEE,200329329623ZELJKOBUTKOVIC,ALEKSANDARSZABOANALYSISOFTHECMOSDIFFERENTIALAMPLIFIERWITHACTIVELOADANDSINGLEENDEDOUTPUTIEEEMELECON,2004MAY41742024DOUGLASDEAN,RAMESHHARJANIAHIGHSPEEDDIFFER