实验二湘潭大学存储器实验报告

1、储存器实验报告姓名：曾智超 学号： 班级：软件二班 实验时间：2014年10月29日实验软件：Quartus II 13.0(64bit) 实验系统：Microsoft windows XP实验设备：EP1CQ240C8 计算机CPU:A8-5550M一、 FPGA中的ROM定制与读出实验实验目的：1. 掌握FPGA中的ROM配置，作为只读存储器ROM的工作特性和配置方法。2. 用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于ROM中3. 在初始化存储器编辑窗口编辑mif文件配置ROM4. 验证FPGA中ROM的功能实验记录：编辑好初始化文件scinstmem.mif

2、:调用Mega Wizard Plug-in Manager定制好rom模块，并用之前编辑好的scinstmem.mif导入这个rom中。其中input a4.0为一个5bit的输入端口，负责指定ROM中的存储编号，clk时钟信号则负责控制该模块。Output只有一个，就是32bit的指令输出。实验结果：如图，我们将clk设定成时钟周期类型的，周期为25.0ns。输入a设定是count计数类型的，周期为25.0ns。a和instruction的数据都设定成16进制的，方便后面的观察。可以看到，在第一个时钟上升沿到来之前，instruction为0，还没有开始工作。之后的每一次时钟信号的上升沿到

3、来的时候，instruction的内容跟着变化，为我之前预设的ROM中的数值。仿真验证成功。引脚分配：a4 InputPIN_61B1_N03.3-V LVTTL 24mA a3 InputPIN_41B1_N03.3-V LVTTL 24mA a2 InputPIN_31B1_N03.3-V LVTTL 24mA a1 InputPIN_21B1_N03.3-V LVTTL 24mA a0 InputPIN_11B1_N03.3-V LVTTL 24mA instruction30 OutputPIN_1673B3_N03.3-V LVTTL 24mA instruction29 Outpu

4、tPIN_1663B3_N03.3-V LVTTL 24mA instruction28 OutputPIN_1653B3_N03.3-V LVTTL 24mA instruction27 OutputPIN_1643B3_N03.3-V LVTTL 24mA instruction26 OutputPIN_1633B3_N03.3-V LVTTL 24mA instruction25 OutputPIN_1623B3_N03.3-V LVTTL 24mA instruction24 OutputPIN_1613B3_N03.3-V LVTTL 24mA instruction23 Outpu

5、tPIN_1603B3_N03.3-V LVTTL 24mA instruction22 OutputPIN_1593B3_N03.3-V LVTTL 24mA instruction21 OutputPIN_1583B3_N03.3-V LVTTL 24mA instruction20 OutputPIN_1413B3_N23.3-V LVTTL 24mA instruction19 OutputPIN_1403B3_N23.3-V LVTTL 24mA instruction18 OutputPIN_1393B3_N23.3-V LVTTL 24mA instruction17 Outpu

6、tPIN_1383B3_N23.3-V LVTTL 24mA instruction16 OutputPIN_1373B3_N23.3-V LVTTL 24mA instruction15 OutputPIN_1363B3_N23.3-V LVTTL 24mA instruction14 OutputPIN_1353B3_N23.3-V LVTTL 24mA instruction13 OutputPIN_1343B3_N23.3-V LVTTL 24mA instruction12 OutputPIN_1333B3_N23.3-V LVTTL 24mA instruction11 Outpu

7、tPIN_1323B3_N23.3-V LVTTL 24mA instruction10 OutputPIN_1283B3_N23.3-V LVTTL 24mA instruction9 OutputPIN_411B1_N23.3-V LVTTL 24mA instruction8 OutputPIN_211B1_N03.3-V LVTTL 24mA instruction7 OutputPIN_201B1_N03.3-V LVTTL 24mA instruction6 OutputPIN_191B1_N03.3-V LVTTL 24mA instruction5 OutputPIN_181B

8、1_N03.3-V LVTTL 24mA instruction4 OutputPIN_171B1_N03.3-V LVTTL 24mA instruction3 OutputPIN_161B1_N03.3-V LVTTL 24mA instruction2 OutputPIN_151B1_N03.3-V LVTTL 24mA instruction1 OutputPIN_141B1_N03.3-V LVTTL 24mA instruction0 OutputPIN_131B1_N03.3-V LVTTL 24mA clk InputPIN_1693B3_N03.3-V LVTTL 24mA

9、然后下载到实验箱进行操作：从1、2按键输入a4.0五位地址，按键8控制clk时钟信号。每次用1、2键输入a以后，然后使用按键8发送一个时钟信号，然后观察控制台的输出数据。记录如下：a4.0 instruction31.0 00 3C01 02 03 0C04 AC05 8C06 07 08 20A5FFFF09 34A8FFFF0A 0B 2009FFFF0C 312AFFFF0D 0E 0F 10 10A0000111 12 2005FFFF13 C014 15 16 C217 18 19 8C1A 1B 1C 20A5FFFF1D 14A0FFFB1E 1F 03E00008和之前定制RO

10、M的初始化数据相同。证明实验成功，实验数据正确。最后In-System读出ROM数据，和之前ROM初始化数据相比较，发现数据相同，实验成功。二PGA中RAM读写实验实验目的：1. 了解FPGA中RAM模块ram的功能2. 掌握ram的参数设置和使用方法3. 掌握ram作为随机存储器RAM的工作特性和读写方法实验初始化数据：建立一个scdatamem.mif文件：实验原理图：输入一个5bit的输入地址，可以指定内存的位置。输入一个clk时钟信号，控制ram的读写。Dataout31.0负责输入ram中的数据。在输入端datain7.0是一个8bit的输入口，我们需要扩展成32bit的:自己建立一

11、个ext8to32.v的文件：module ext8to32(a,s);input 7:0 a;output 31:0 s;assign s=4a ;endmodule最后再用改文件生成符号文件，以供原理图使用。波形仿真：将inclk设定成周期类型计数，周期为20.0ns将addr和datain都设定成count计数，周期也为20.0ns，并且显示改成16进制显示将dataout改为16进制显示把we中的某一段改成1，表示当前可以写入。可以看出，在时钟上升沿到来的时候，datain中的数据被写入到了dataout中，在时钟下降沿到来的时候，dataout显示之前预设的ram数值。和理论估计是一

12、致的，表示仿真成功。引脚定制：addr4 InputPIN_61B1_N03.3-V LVTTL 24mA addr3 InputPIN_41B1_N03.3-V LVTTL 24mA addr2 InputPIN_31B1_N03.3-V LVTTL 24mA addr1 InputPIN_21B1_N03.3-V LVTTL 24mA addr0 InputPIN_11B1_N03.3-V LVTTL 24mA datain7 InputPIN_2402B2_N23.3-V LVTTL 24mA datain6 InputPIN_2392B2_N23.3-V LVTTL 24mA data

13、in5 InputPIN_2382B2_N23.3-V LVTTL 24mA datain4 InputPIN_2372B2_N23.3-V LVTTL 24mA datain3 InputPIN_2362B2_N23.3-V LVTTL 24mA datain2 InputPIN_2352B2_N23.3-V LVTTL 24mA datain1 InputPIN_2342B2_N23.3-V LVTTL 24mA datain0 InputPIN_2332B2_N23.3-V LVTTL 24mA dataout31 OutputPIN_1683B3_N03.3-V LVTTL 24mA

14、dataout30 OutputPIN_1673B3_N03.3-V LVTTL 24mA dataout29 OutputPIN_1663B3_N03.3-V LVTTL 24mA dataout28 OutputPIN_1653B3_N03.3-V LVTTL 24mA dataout27 OutputPIN_1643B3_N03.3-V LVTTL 24mA dataout26 OutputPIN_1633B3_N03.3-V LVTTL 24mA dataout25 OutputPIN_1623B3_N03.3-V LVTTL 24mA dataout24 OutputPIN_1613

15、B3_N03.3-V LVTTL 24mA dataout23 OutputPIN_1603B3_N03.3-V LVTTL 24mA dataout22 OutputPIN_1593B3_N03.3-V LVTTL 24mA dataout21 OutputPIN_1583B3_N03.3-V LVTTL 24mA dataout20 OutputPIN_1413B3_N23.3-V LVTTL 24mA dataout19 OutputPIN_1403B3_N23.3-V LVTTL 24mA dataout18 OutputPIN_1393B3_N23.3-V LVTTL 24mA da

16、taout17 OutputPIN_1383B3_N23.3-V LVTTL 24mA dataout16 OutputPIN_1373B3_N23.3-V LVTTL 24mA dataout15 OutputPIN_1363B3_N23.3-V LVTTL 24mA dataout14 OutputPIN_1353B3_N23.3-V LVTTL 24mA dataout13 OutputPIN_1343B3_N23.3-V LVTTL 24mA dataout12 OutputPIN_1333B3_N23.3-V LVTTL 24mA dataout11 OutputPIN_1323B3

17、_N23.3-V LVTTL 24mA dataout10 OutputPIN_1283B3_N23.3-V LVTTL 24mA dataout9 OutputPIN_411B1_N23.3-V LVTTL 24mA dataout8 OutputPIN_211B1_N03.3-V LVTTL 24mA dataout7 OutputPIN_201B1_N03.3-V LVTTL 24mA dataout6 OutputPIN_191B1_N03.3-V LVTTL 24mA dataout5 OutputPIN_181B1_N03.3-V LVTTL 24mA dataout4 Outpu

18、tPIN_171B1_N03.3-V LVTTL 24mA dataout3 OutputPIN_161B1_N03.3-V LVTTL 24mA dataout2 OutputPIN_151B1_N03.3-V LVTTL 24mA dataout1 OutputPIN_141B1_N03.3-V LVTTL 24mA dataout0 OutputPIN_131B1_N03.3-V LVTTL 24mA inclk InputPIN_1693B3_N03.3-V LVTTL 24mA we InputPIN_1733B3_N03.3-V LVTTL 24mA 最后导入控制箱，进行操作：Addr5.0 预设的数值 w