哈工大数字电子技术基础习题册 标准答案 章

1、 哈工大数字电子技术基础习题册2010-答案6-7章 作者： 日期： 2 触发器第6章 端的输入波形如“1”触发器的直接置“0”端和直接置6-1【】已知由与非门构成的基本RSQ 端和端的波形。图6.1所示，试画出触发器QRdSdQ 图 6.1 ：Q”和0当触发器RSQ同时为端和端的波形可按真值表确定，要注意的是，“基本dQ端的状态和1同时撤消，即同时变为“”时，端都等于“1”。Q时，Q端和端和dQ 6.1不定。见图（b）所示，图中Q端的最右侧的虚线表示状态不定。端和RdSdQ不定状Q ）6.1（b 图答案的波形图 题6-1 中画出电路的输出端波形，设触发器初态(b)】触发器电路如图6.2(a)

2、所示，在图【6-2 为“0”QRdSdQd (b) (a) 6.2 图 ：解触发器一RS触发器，工作原理与由与非门构成的基本 RS 此题是由或非门构成的 的求解方法，即可画出输出端6-1样，只不过此电路对输入触发信号是高电平有效。参照题 。的波形，见图6.2(c)RdSQ不定状Q 6.2(c) 图 所示的电路，在给定输入时钟作用下的输出波形，设触发器的初6.36-3】试画出图【 。 “0”态1“1C1C1KS CP 6.3 图 解： 所示，此电路可获得双相时钟。见图6.3(b)CPQYZ 6.3(b) 图 分析图6.4所示电路，列出真值表，写出特性方程，说明其逻辑功能。【6-4CP 图6.4

3、解： =0时，保持；CP=1时，如下表）1真值表(CPn+1nn QQ 0 0 0 0 1 0 1 0 1 1 1 1 n+1n =D 2特性方程Q 时，把=1时，不接收D的数据；CPCP该电路为锁存器（时钟型3D触发器）。=0 数据锁存，但该电路有空翻。 6-5】试画出在图6.5所示输入波形的作用下，【上升和下降边沿JK触发器的输出波形。设触发器的初态为“0”。 CPJK 6.5 图 ：解 所示。见图6.5(b)CPCP JJKKQQ 图6.5(b) 端波形，设触发器初态6-6】试画出图P6.6(a)所示电路，在图6.6(b)给定输入下的Q【 为“0”1CPQCCP1K (b) (a) 6.

4、6 图 解： 见图6.6(b)所示CPDQ 6.6(b) 图 触发器，应如何实现？若反JKD触发器转换为【6-7】根据特性方程，外加与非门将 D触发器，应如何实现？触发器转换为过来将JKn?1nKQ?QJQ 触发器特性方程解：J-K n?1?QD D触发器特性方程 nnnnD?JQKQ?JQKQ D触发器转换为如图6.7（aJ-K触发器 ）所示。 K?DDJ? 如图 6.7（b，）所示。 触发器J-K触发器转换为D （a） （b） 图6.7 。“0”触发器，各触发器初态均为D所示，触发器为维持阻塞型6.8(a)电路如图】6-8【 和Z的波形；(b)1在图中画出CP作用下的Q Q10 CP的关系

5、。Z2分析与FFFF10QQ101DQQ1DC1C1CPQQR0Q1ZCP (b) (a) 6.8 图 、Z对CP三分频。2 ：解1、CP作用下的输出Q Q和Z的波形如下图； 10CPQ1QZZ 中画出给定输入波形作用下的输出波形，各触电路如图6.9(a)所示，试在图(b)】【6-9 发器的初态均为“0” ；根据输出波形，说明该电路具有什么功能FF11DCC1CP (a) CPAF (b) 6.9 图6.9(c) 解：输出波形图见图 CPAF 6.9(c) 图 【6-10】电路如图6.10所示，试在图(b)中画出给定输入波形作用下输出端Q和Q的10 。“0”波形，设各触发器的初态均为 FFFF

6、10CPQQ01QQ1D1DACPAC1C1QQQ0RQ 1 (b) (a) 6.10 图6.10(c) 解：输出波形图见图 CPABC 6.10(c) 图 Q和Q 【6-11】电路如图6.11中画出给定输入波形作用下输出端所示，试在图(b)10 “0”波形，各触发器的初态均为。FFFF01 QQ CP10”“11J1JQAC1AC1CP1KQ1”1“Q0RQ1 (b) (a) 图6.11 解：端就输出一个宽度等于时钟周A输入每出现一次下降沿，见图6.11(b)Q所示。该电路1 期的脉冲。CPAQ0Q 1 图6.11(b) 时序逻辑电路第7章 。已知时序逻辑电路如图7.1所示，假设触发器的初始

7、状态均为0【7-1】 写出电路的状态方程和输出方程。(1 ) X=1两种情况下的状态转换表，说明其逻辑功能。和(2) 分别列出X=0 的波形。和输出脉冲作用下的Q、QZ=1(3) 画出X时，在CP21QQ211J1JXC1C11K1K1ZCP 7.1图 解： 电路的状态方程和输出方程1 n1nnn?Q?XQQ?Q 1121n1nn?Q?Q?Q 212 CP?ZQQ21 所示。逻辑功能为2分别列出X=0和X=1两种情况下的状态转换表，见题表7.1 进制减法计数器。当X=0时，为2位二进制减法计数器；当X=1时，为3 X=1时，在CP脉冲作用下的Q、Q和输出Z的波形如图7.1(b)所示。321 7

8、.1 题表 =1=0C100000111 1100 0001 00 7.1(b) 图 QQ=000。电路如图【7-2】7.2所示，假设初始状态Qcba (1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。 (2) 试分析该电路构成的是几进制的计数器Q111CCC111CP 7.2图 ：解 写出驱动方程 1nnnnnQKQ?J?Q1J?K?QKJ?Q? aacbcaacbab 2写出状态方程nnnnn1n?nn?1nnnn?1nnnQQQ?QQ?QQQ?QQQ?QQQQ acaaabacabcabaa 所示。列出状态转换表见题表37.2，状态转换图如图7.2(b) 状态转换表表7.2 n

9、nnCPQQQ ac6 0 0 007 1 0 0 1 2 0 1 40 1 3 4 1 0 0 5 1 0 1 7.2(b)图 6 0 0 0 4由FF、FF和FF构成的是六进制的计数器。 bac【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q或 ）填入下表Q 计数器类型触发方式 减法计数器加法计数器 上升沿触发 由（ 由（ ）端引出借位 ）端引出进位 由（ ）端引出进位 下降沿触发由（ ）端引出借位 解： 7-3 题表减法计数 加法计数器触发方式端引出借位 Q上升沿触 端引出进位端引出借位 由 Q 端引出进 下降沿触发 Q=000。】电路如图7.4(a)所示，假设初始状态QQ【

10、7-4012 FF构成的是几进制计数器； 1. 试分析由FF和 01CP 2. 说明整个电路为几进制计数器。列出状态转换表，画出完整的状态转换图和 作用下的波形图。CP1J1J1JFF1FF2FFQ0C1C1CQ1K1K1K2CP (b) (a) 7.4 图 解： FF构成的是三进制加法计数器（过程从略）1、由FF和01 ，完整的状态转换图 2、整个电路为六进制计数器。状态转换表（略） 作用下的波形图如下图。 和 CP 3CPQ07120Q1Q2456 【7-5】某移位寄存器型计数器的状态转换表如表7.5所示。请在图7.5中完成该计数器的逻辑图，可以增加必要的门电路。要求：写出求解步骤、画出完

11、整的状态转换图。（Q为3高位） 7.6 表 QQQQPC 12030 0 0 0 0 0 1 0 1 0 QQQQ30210 1 2 1 0 0 1 3 1 1 1 4 0 1 1 1 0 5 1 0CCCC11111006000700 7.5图 ：解 根据状态转换表画次态卡诺图，求出状态方程。(1) n+1n+1n+1n+1QQQQ0132nnQQ0nn10010011QQ23000110000000000111011111101100 nnn+1n1+1nn+1nn+nQQQ?Q?QQQQ? ； ；123110203 由状态方程写驱动方程。(2)nnnnnQDD?QDQQ?DQ ； ； ；

12、 100231123 Q Q Q由D触发器构成的六位移位寄存器输出Q Q Q图【7-6】在7.6(a)所示电路中，153264Q中画出A、=0的初态为0，串行输入端D。请在图7.6 (b)010100的初态为，触发器FFSR 及B的波形移位寄存SDC1C1C1K (b) (a) 7.6图 7.6(b)解：波形图如图所示。 CPAQB 7.6(b) 图 所示电路，说明它们是多少进制计数器？【7-7】分析图7.1QQQQECETADBEPERC74LS161RCO74LS16CCPCPCLCBLDCRDCB111 (b) (a) 7.7图 ：解 进制计数器；6?0，是7?1?2?3?4?5?=0图

13、(a)，状态转换顺序QQQQACDB ?6，是10进制计数器；?11?12?13?14?15?图(b)，QQQQ=67?8?9?10ADBC 7-8】分析图7.8所示电路的工作过程【 QQQ的波形和状态转换图（采用二进制码的形式、1. 画出对应CP的输出Qbdac Q为高位）。a QQb顺序电路给出的是什么编码？2. 按QQcad 顺序电路给出的编码又是什么样的？bQ3. 按QQQacd CBC74LS9C(1(1(2(20 7.8 图 ：解 1 状态转换图0100010010000001000001011101011 QQQQ 25421码。按b顺序电路给出的是cda 顺序电路给出的编码如下

14、QQQbQ3. 按acd 00001001011101010011000110000110010000100000 进制加法314位二进制计数器74LS160采用清零法和置数法分别实现【7-10】试用2片计数器。 ：答案略。解 构成的电路，试分别说明它74LS90、74LS93【7-9】图7.9为由集成异步计数器 们是多少进制的计数器。 QQQQQDCABCPDACBCPCPBCP74LS9374LS90CPACP(1)R(2)RA(1)S00(1)R(2)RS(2)0000 (b) (a) CC74LS974LS9CCC0(20(20(10(1 (c) 图7.9 ： 解 进制计数器；0，是3?1?2?图(a)，状态转换顺序QQQ=0BCD 进制计数器；，是4?3?02(b)，状态转换顺序QQQ=0?1?图BDC 进制计数器。，是37图(c) =1线译码器，当S为3线/8【7-11】图7.12所示为一个可变进制计数器。其中74LS1381依次被选中而变化时，到从000111时，进行译码操作，即当且AAYSS?00217312可组成几种不为各种不同取值时，为四选一数据选择器。试问当MN输出低电平。74LS153 同进制的计数器？简述理由。74LS153D0DYYYYYYYYL160314725D74LS1382