《计算机组成原理》期末考试试题B类B卷+答案

1、精品文档武汉大学计算机学院2010-2011学年第一学期2009级计算机组成原理期末考试试题B类B卷（闭卷）学号 班级 姓名成绩一、单项选择题（每小题2分，共20分）1、 机器运算发生溢出的根本原因是 oA 数据的位数有限B.运算中将符号位的进位丢弃C.运算中将符号位的借位丢弃D 数据运算中的错误2、在Cache更新时，把数据同时写入 Cache和主存的策略是 A 写直达B.写回法C 按写分配法D 不按写分配法3、 层次化存储器结构的设计是依据 原理。A 存储器周期性B.存储器强制性C.访存局部性D 容量失效性4、 在虚拟存储器中为了提高主存的命中率，可以采取的措施是 A 增大主存容量C.增大

2、Cache容量5、以下错误的叙述是A. RAID0采用镜像盘C. RAID2采用海明码校验B. 增大辅存容量D .将LRU算法改为FIFO算法B. RAID1采用磁盘镜像D . RAID3采用奇偶校验6在采用增量方式的微指令中，下一条微指令的地址 A .在微指令计数器中B.在微指令寄存器中C.在程序计数器中D .在本条微指令的顺序控制字段中7、垂直型微指令的特点是 oA .微指令格式垂直表示B.控制信号经过编码C. 采用微操作码D .多层次表示B.指令译码信号和时钟D .状态信号与条件B. DMAD .数据运算方式。C. DMAD. IOP8、组合逻辑控制器中，微操作信号的形成主要与 信号有关

3、。A .指令操作码C.指令地址码9、 通道处理器不具备 功能,A .中断C.程序控制10、硬盘的输入输出适合采用 _A .程序查询B .程序中断、运算方法与运算器分析题（共 20分）一种（7，4）海明码的定义为：由4个信息位X1,X2,X3,X4按以下模2加法运算方式 构成3个校验位g ,c2,5 :cX1X2X3(mod2)C2X2X3X4(mod2)C3X1X2X4(mod2)将这些信息位和校验位构成码字 w，即w Xi, X2 , X3, X4,Ci,C2,C3Wi,W2,W3,W4, W5, W6, W71、（10分）计算相应的（7, 4）海明码的全部码字。2、（ 10分）用组合逻辑设

4、计一个海明码的编码器和译码器三、指令系统与控制器设计题（共 20分） 某一单流水线处理机，包含取指、译码、执行 3个功能段。取指、译码各需1T;在执行段，MOV操作需2T，ADD操作需3T，MUL操作需4T;各操作在1T内取数， 在最后1T写结果。执行下面程序后按要求分析指令流水线的功能。k:MOVR1,Ro；R1 （Ro）k+1 :MULRo,R2,R1；Ro（R1）*（Ro）k+2：ADDR0,R2,R1；R0（R2）+（R3）1、（5分）设计并画出流水线功能段的结构图。2、（ 10分）考虑指令数据相关性，设计并画出指令执行过程流水线的时空图3、（5分）为了加快速度，可以采取那些改进措施。

5、四、存储系统与存储结构分析题（共 20分） 某计算机的主存-Cache存储器层次采用组相联映射方式，字块大小为64字。Cache 存储器容量为32字块，按4字块分组，主存储器容量为1024字块。问：主存地址共需多少位？主存地址字段如何划分，各需多少位？假设Cache存储 器起始时为空，CPU从主存单元0, 1, 2,，3071依次读出3072个字，采用LRU（近 来最少使用）替换算法，求命中率。五、输入输出系统设计题（共20分）在一个8级中断系统中，硬件中断响应从高到底优先顺序是：12345678，设置中断屏蔽寄存器后，中断响应的优先顺序变为 13572468。1、屏蔽码应如何设置？2、如果C

6、PU在执行一个应用程序时有 5、& 7、8级4个中断同时到达，CPU在按 优先顺序处理到第3个中断请求的过程中又有一个 3中断请求到达CPU，试画出CPU 响应这些中断的顺序示意图。参考答案一、单项选择题（每小题2分，共20分）1、A2、A3、C4、A5、A6、A7、C8、B9、D10、C二、运算方法与运算器分析题（共 20分）1、相应（7, 4）海明码的全部码字如下：XTX2K3x4c1c2g3Xiv.2x3clc201)0010no10I0001nI110Q1iJ00010i101o1o01I00111*1101I0001D0I1t110DuL0心10i1001D101I1000iJIi1

7、000111b1OiJ111I2、海明码的编码器和译码器如下:三、指令系统与控制器设计题（共 20分） 解：（1）（5分）功能段结构图如下:取指译码执行（2）（ 5分）k+1指令取数（R1）与k指令数据相关，需延时一个时钟周期，k+2指令取数 需延时一个时钟周期，写数（Ro）与k+1指令数据相关，需延时一个时钟周期。取指译码取数加写入取指译码取数MULMUL写入取指译码取数写入（3）（5分）可以采取改进措施： 软件处理：编译优化时，取消 k+1条指令，因为该条指令无作用。 硬件处理：在取数相关时将上一条指令在写入前的数据直接取来，需要增加一条通道。四、存储系统与存储结构分析题（共 20分）解：

8、主存储器容量为1024字块，需10位表示；字块大小为64字，需6位表示，所以 主存地址共需16位。主存地址字段划分为块标记、组号、组内块号和块内地址。Cache存储器容量为32字块，按4字块分组，组内块号为2位，共8组，所以组 号为3位，块内地址为6位。因为主存地址16位，所以块标记为16- 3- 2- 6= 5位。主存地址格式为:15111098 650块标记组内块号组号块内地址主存单元0, 1, 2,，3071，按64字为一块共48块，块号为047;Cache-主存的映射关系如图块0块1块2块3块4块5块6块7块8块9块10块11块12块13块14块15块16块17块18块19块20块21块22块23块24块25块26块27块28块29块30块310组1组2组3组4组5组6组7组Cache块7块8块15块16块23块24块31块32块39块40块47从主存单元依次读出3072个字，相当于依次读出48个块。每次读块的第一个字是 不命中的。由