六路抢答器设计报告

1、华北科技学院课程设计六路数字抢答器设计报告目录一、任务设计和要求 2二、设计方案与论证 4三、电路设计计算与分析 53.1 主持人控制电路53.2 10S倒计时电路 73.3 控制显示电路 103.4 主要元器件介绍12四、总结与心得18五、附录 19 附录一：元器件清单 19 附录二：六路抢答器原理图 20 附录三：六路抢答器的仿真21六、参考文献22一、 设计任务和要求六路数字抢答器的设计任务如下：1主持人按动启动按钮，抢答开始，同时开始10秒倒计时。26名抢答选手编号分别为1-6，各自控制一个按钮进行抢答，有人按下时扬声器给出声音提示，倒计时电路停止计时，同时显示抢答选手的号码。3选用七

2、段LED作为显示器。4.完成电路的理论设计。5.参数的计算和有关器件的选择。 6. 对电路进行仿真。7.撰写设计报告书一份：A3图纸1张。报告书要求写明以下内容：（B5纸）（1）总体方案的选择和设计（2）各个单元电路的选择和设计（3）仿真过程的实现课程设计要求如下：课程设计大体可分成以下三个阶段：1.设计与计算阶段 学生根据课程设计任务、要求和条件进行总体方案的设计，通过论证和选择，确定总体方案。此后是对方案中单元电路进行选择和设计计算，包括元器件的选用和电路参数的计算。最后画出总体电路图，选用元件一览表。 2.计算机仿真及电路制版 运用仿真软件EWB或MULTISIM对设计电路进行仿真，排除

3、电路故障、调整元器件参数、修改电路，使之达到设计指标要求。 最后使用PROTEL软件完成对电路的PCB制版（选作）。 3.撰写设计报告阶段 设计报告是学生对课程设计全过程的系统总结。学生应按规定的格式撰写设计报告。设计报告的主要内容有： 1)课题名称。 2)设计任务和要求。 3)方案选择与论证。 4)原理框图，总体电路图、计算机电路仿真图，以及它们的说明；单元电路设计与计算说明；元器件选择和电路参数计算的说明等。 5)收获体会、存在问题和进一步的改进意见等。二、设计方案与论证六路抢答器能实现的功能简要概括为以下几个方面： 验能准确判断出第一抢答者的信号并将其锁存。实现这一功 能可选择使用触发器

4、或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。 当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二极管直接指示出组别。 主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按下开始抢答按钮后，开始进行10秒秒倒计时，此时，若有组别抢，显示该组别并使抢答指示灯亮表示“已有人抢答”。主持人清零后开始新一轮抢答。在进行电路调试时，可按照以下原则进行： 控制显示电路的调试 控制显示主要是由一块74LS148和块74LS190以及一个数码显示器组成的。在调试时，

5、可以在编码器的各输入端接上开关,当接上电源后,用各开关打开或断开来判断数码显示器是否显示正常。 定时电路调试 清零是由主持人控制的.这个电路比较简单，只有一个指示灯，当主持人开关断开时，指示灯通过接地连接到各触发器的清零端，这时数码显示器应显示为0，如果不为零则电路不正常。三、电路设计计算与分析3.1主持人控制电路:其工作原理为：接通电源后，主持人将开关拨到”清零”状态，抢答器处于禁止状态，编号显示器为7；主持人将开关置;开始”状态，抢答器工作，选手开始抢答。抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答。如果再次抢答必须由主持人再次操作”清除”和”开始”状

6、态开关。当主持人将开关拨到“开始”时，清零端为高电平，D触发器正常工作。当选手回答完毕，主持人控制开关S是抢答电路复位，以便进行下一轮抢答。控制电路流程图：D触发器主持人开关(主持人开关接D触发器使能控制端，直接控制74LS175的工作情况)主持人控制电路实现较简单，只需将电源接双刀开关，通过控制开关的开合来完成高低电平的转换输入到74LS175的使能控制端的CLR端。当开关接电源输出高电平时，74LS175正常工作，接收选手的抢答信号，此时为抢答时刻；当开关接低电平时，74LS175被强行清零，无法正常工作。假设选手按下抢答键，抢答电路也不工作。主持人控制电路原理图：主持人按下开关，CLR接

7、收到有效信号低电平，使74LS175无法正常工作，直接控制选手抢答。3.2 10s倒计时电路:该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS190减法计数电路、74LS248译码电路和2个8段数码管及相关电路组成。两块74LS190实现减法计数，通过译码电路74LS248显示到数码管上，其时钟信号由时钟产生电路提供。74LS1920的预置数控制端实现预置数时间，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间。流程图如下：减计数器555定时器数码显示管译码电路10S倒计

8、时原理图：考虑到若采用数码管显示00时开始置数需要选用五输入端的或非门来实现，此方案中选用的或非门并不常见，造价成本高，故舍弃该思路；若选用常见的多输入与非门，则需在74LS190的五个输出端接五个非门在与多输入的与非门相连，原件选用较多，冗余性高。综合以上弊端，采用数码显示管99时置数。此时，只需在74LS190的合适输出端口接四输入与非门即可，解决了器件造价和设计冗余的问题，且基本不影响倒计时电路实现。10S倒计时电路的仿真：3.3控制显示电路：控制显示电路的设计，应满足以下条件：A、 准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将

9、电路的输入封锁，即令其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答开始命令之后才有效。该课设选用两片四输入端的D触发器74LS175来实现锁存控制功能。B、 当电路形成第一抢答信号之后，经过D触发器锁存将输出用优先编码器74LS148及数码显示电路显示出抢答者的组别。同时，将蜂鸣器接入显示电路，实现抢答者按下抢答开关扬声器发出声音提示同时数码显示管显示抢答者组别编号的功能。C、 电路74LS175实现，它有四个D触发器的输入端，并且每个D触发器都有Q和非Q两个输出端。将六路D触发器的非Q端接八输入与非门74LS30，与非门的输出和555定时器的脉冲输出端接入双输入与非门

10、74LS00，输出接入74LS175的脉冲输入端（CLK端），当一个选手按下抢答器开关时，74LS30输出高电平，使CLK一直接受低电平，进而锁存第一个选手的抢答状态。显示电路流程图如下：显示管编码器锁存器显示电路原理图：3.4.主要元器件介绍如下：74LS14874LS148工作原理如下：该译码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先译码工作状态标志GS。当EI=0时，译码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，译码器处于非工作状态。这种情况被称为输入低电平有效，输出也

11、为低电来有效的情况。当EI为0，且至少有一个输入端有译码请求信号（逻辑0）时，优先译码工作状态标志GS为0。表明译码器处于工作状态，否则为1。74LS148真值表：输入输出E1I0I1I2I3I4I5I6I7A2A1A0E0GS1111110111111111110100000100010011000110101000111011100011111001000111111011000111111110100011111111111074LS17574LS175为一四路的锁存器，逻辑电路图，引脚图和真值表如图所示。其中，CLR是异步清零控制端。在芯片正常工作之前，必须先进行清零，否则可能出错。1

12、D-4D是数据输入端，在CP脉冲上升沿的作用下，1D-4D端的数据被并行的存入寄存器。输出数据可以并行的从1Q-4Q端引出，也可以并行从1Q非-4Q非端引出反码输出。当CLK引脚输入上涨沿时，1D-4D被锁存到输出端（1Q-4Q）。在CLK其他状态时，输出与输入无关。当CLR接低电平时，74LS175被强行置零。无法正常工作. 74LS175管脚图74LS175真值表555定时器构成的多谐振荡器：脉冲产生电路可由555定时器构成的多谐振荡器产生秒脉冲来实现。通过选定R1,R2和电容C来控制电路充放电时间进而控制秒脉冲。多谐振荡器又称为无稳态触发器，它没有稳定的输出状态，只有两个暂稳态。在电路处

13、于某一暂稳态后，经过一段时间可以自行触发翻转到另一暂稳态。两个暂稳态自行相互转换而输出一系列矩形波。多谐振荡器可用作方波发生器。振荡周期：T=(R1+2*R2)*C*0.7 =(28860+57720*2)*0.000001*0.7=1s555多谐振荡器的仿真74LS190 是双时钟方式的十进制可逆计数器。管脚图如下：A、B、C、D为输入端，对应QA-QD为输出端。U/D为使能控制端，当U/D=0时，74LS192实现加技术功能；当U/D=1时，74LS192实现减计数功能。MAX/MIN为最大最小输出端。LOAD为置数端，输入低电平有效。CTEN为使能控制端，输入低电平有效。RIO为进位/借

14、位输出端。CLK为脉冲信号输出端。七段显示译码管BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以FaFg表示)，也称47译码器。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。例如，当输入8421码DCBA=0100时， 即要求同时点亮b、c、f、g段， 熄灭a、d、e段，故译码器的输出应为FaFg=0110011，这也是一组代码，常称为段码。同理，根据组成09这10个字形的要求可以列出8421BCD七段译码器的真值表 (未用码组省略) 四、总结及心得本次课程设计对于我的课题的要求基本上实现了。这次课程设计时间有点匆

15、忙，虽然大部分的功能都实现了，但是还是会存在不完美的地方，设计进行地比较成功，对常用的芯片无论是从功能上，还是构造上都在了更深的了解，更重要的是锻炼了我们处理问题的能力，平时看书都能看得明白，但是到了仿真的时候还是会出现很多的问题，有时候一个小失误致使整个电路工作状态出现错误，但是还是能过一次次的调试，一次次地去修改最后得出了成品。平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就似乎有思路了。而且还可以记住很多东西。比如一些芯片的功能，平时看课本，这次看了，下次就忘了，通过实践让我对各个元件映象深刻。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。所以这个课程设计对我的作用是非常大的。在这次的课程设计中，我查阅了大量的资料，不仅温习了已学的知识还掌握了其他芯片的功能，收获颇多，这也增加了我对电子技术方面的兴趣。在这次课程设计中我遇到了一些问题和挫折，例如各个元器件的连接，计数器的运用等。但是通过和同学的