V20码型变换器单元和A接口单元硬件模块设计.

1、技术文件 技术文件名称：ZXG10-BSC? V2.0码型变换器单元 和A接口单元硬件模块设计 技术文件编号: （小四） 本: （小四） 文件质量等级: （小四） 14页 （包括封面） 标准化 批准 深圳市中兴通讯股份有限公司 2TE中兴ZXG10-BSCV2.0码型变换器单元和A接口单元硬件模块设计V0.0 第16页共14页 目录 概述 1.1 模块位置 1.2 设计思想 1.3 缩略语. 1.4 参考文献 1.5 设计输出 1 单板说明 功能与性能描述 3.1 设计目标. 3.2 设计实施方案 主要元器件应用说明. 逻辑控制详细说明. 接口描述 6.1 6.2 6.3 内部接口描述 外部接

2、口描述 接口信号定义 TCPP、AIPP板的接口信号. （E） DRT板的输入输出接口 TIC板的输入输出接口. 6.3.1 6.3.2 6.3.3 电源设计 可靠性、安全性、电磁兼容性设计 工艺结构设计 单板软件说明 6 .6 .9 10 12 12 12 10.1 软件功能描述. 10.2 软件接口描述. 10.3 软件接口描述. 11 装配说明 12 测试与调试 13 资源要求与进度安排 10 13.1 资源要求 13.2进度安排 附录 12 12 错误!未定义书签。 13 13 13 13 13 13 14 13 14.1 14.2 14.3 其它说明. 版本背景介绍 评审记录. 13

3、 13 14 1概述 ZXG10-BSC ? V2.0是在ZXG10-BSC ? V1.0的基础上，为了适应大容量和多种业务的 需要而研制的。其码型变换器单元是BSC中完成移动通信网络设备特有的码型变换功能的 设备，而A接口单元是完成 BSC和MSC之间A接口的物理层功能的设备单元。为了适 应大容量的需求，ZXG10-BSC ? V2.0的中心交换网做了较大改动，由64kbps的信道交换 变成了 16kbps的信道交换，因而导致码型变换器单元和A接口单元也有了相应的修改。 1.1模块位置 ZXG10-BSC? V2.0的硬件结构框图如下: Abis BIU T A RRU SCU 码型变换器单

4、元（TCU）和A接口单元（AIU ）的位置如上图所示，在 T网和A接口 之间。TCU和AIU是以串联的方式连在他们之间的，一个TCU和一个AIU相串联，因而 1.2 设计思想 码型变换器单元和 1、一个单元和T 2、尽可能地利用 二者是配对出现的。最大容量的 ZXG10-BSC ? V2.0可以包含14个TCU和14个AIU 。 A接口单元的设计遵循以下要点： 网的两条Highway的业务容量一致。 ZXG10-BSC ? V1.0的成熟设计，以保护用户投资。TCU兼容DRT、 EDRT两种单板。 3、尽可能地保证 A接口的7号链路稳定地透明传输。 4、E1线路接口和 Abis 一侧的设计保持

5、一致性。 5、TCU的管理者TCPP和AIU的管理者 AIPP硬件上采用 PP的统一版本 GPP,依靠 背板设置和运行相应的软件来完成TCPP或AIPP的应有功能。 1.3 缩略语 SCU System Control Unit 系统控制单元 GPP Gen eral Perip heral Processor 通用外围处理器 TCPP Tran sCoder un it Perip heral Processor 码型变换器单元外围处理器 AIPP A In terface un it Perip heral Processor A接口单元外围处理器 DRT Dual Rate Tran s

6、coder 双速率码型变换器 EDRT Enhanced Dual Rate Tran scoder 增强型双速率码型变换器 TIC Trunk In terface Circuit 中继接口电路 BATC Back plane of A in terface and Tran scoder A接口和码型变换器背板 1.4 参考文献 ZXG10-BSC? V2.0硬件系统总体设计，赖峥嵘。 1.5 设计输出 ZXG10-BSC? V2.0 码型变换器单元和 A接口单元硬件模块设计。 2单板说明 ZXG10- BSC? V2.0码型变换器单元（TCU ）由以下三种单板组成： TCPP:码型变换器

7、外围处理机，是码型变换器单元的管理者。硬件上采用 个TCU有主备各一个 BIPP板。 DRT:双速率码型变换器板，是码型变换的业务处理实现者。可以处理最多 FR业务，或者 32路EFR业务。 EDRT:增强型双速率码型变换器板，是DRT板的增强版本。可以处理最多 R业务，或者 126路EFR业务。 ZXG10- BSC? V2.0 A接口单元（AIU ）由以下两种单板组成： AIPP : A接口外围处理机，是 A接口单元的管理者。硬件上采用GPP板， 有主备各一个 BIPP板。 TIC :中继接口电路，实现E1接口的物理层功能。单板在硬件上不进行备份。 码型变换器单元和 A接口单元各种单板的物

8、理承载者是BATC（A接口和码型变换器背 板）。 GPP 板, 124路 510 路 F 一个 AIU 3.1 CHS 3.2 功能与性能描述 设计目标 一套TCU + AIU要能够支持两条 8M HighWay对应的业务信道容量。即大约992 T 的容量。业务信道类型可以为FR，也可以为 EFR。 设计实施方案 TCU 如下图： DSNI和TCPP之间的连接是两条 8M Highway ,其余单板之间的连接都是一条 和AIU 在ZXG10-BSC? V2.0的T网和A接口之间是一种串联的连接关系。 图中， 8M HighWay。每个EDRT和两种PP之间的接口有可能达到 4条8M HighW

9、ay。一个TCU中， DRT板最多可以有 8个；EDRT板最多也可以有 8个；一个AIU中的TIC板最多也是只 能由8个。根据实际容量和业务类型，单板的数目可以作相应调整。由于EDRT的处理能 力尚未有一个实际的评估结果，如果一个EDRT单板处理 EFR业务的最大容量无法达到 120路，那么我们可以有两种措施：1、牺牲T网最大容量，削减一个 AIU单元支持的A接 口电路数目，直至 EDRT板能够支持120路EFR业务时再将AIU配成满配置；2、采取一 种保留的方案来实现 T网的最大容量：在电路类型为 EFR的情况下，将T网和TCPP之间 的连接削减到一条 Highway，在网层通过一种新的一拖

10、二电缆实现这种连接，这样对网的容 量也不会有浪费。 4主要元器件应用说明 TCPP和AIPP硬件上由通用外围处理器（GPP）实现，采用MOTOROLA 公司的嵌入 式处理芯片 MPC860实现控制，采用 MITEL公司的大容量交换芯片MT90826实现交 换；DRT板采用 INTEL 80386EX 实现主控，采用Texas Instrument的通用 DSP芯片 TMS320VC549实现话音编解码的业务处理；EDRT板采用INTEL 80386EX实现主控，采 TIC板 BIU中的 用Texas Instrument的通用DSP芯片TMS320C6201B实现话音编解码的业务处理； 采用8

11、031单片机做主控，Conexant公司的E1芯片BT8370实现E1接口，和 TIC采用完全一致的设计。 5逻辑控制详细说明 TCPP本身，由SCU 通过HDLC 与 T网相连的 8M Highway。主备TCPP各 SCU 信道进行 通信。TCPP的软件版本可以通过 HDLC TCU模块的主控，由主用的 TCPP完成。 控制管理。HDLC信道的物理承载者是 TCU 通过负荷分担的两条 64Kbps的HDLC信道与 信道从MP下载。 TCPP通过点对点的 HDLC链路进行管 64Kbps的HDLC 信道与主用 TCPP通 DRT 和 EDRT TCU模块的其他单板（DRT、EDRT），由主用

12、 理。每一 DRT或EDRT单板，通过负荷分担的两条 信。TCPP进行主备倒换时，DRT板或/和 EDRT板的通信对端进行自然倒换。 的软件运行版本能通过 HDLC链路从TCPP进行在线下载。 AIU模块的主控，由主用的 AIPP完成。TCPP本身，由SCU通过HDLC 信道进行 控制管理。HDLC 信道的物理承载者是 TCU与T网相连的8M HighWay（通过TCPP和 AIPP之间的8M HighWay转发）。主备AIPP各通过负荷分担的两条 64Kbps的HDLC信道 与SCU通信。AIPP的软件版本可以通过 HDLC信道从 MP下载。 AIU模块的其他单板（TIC ）的管理，由主用的

13、 AIPP通过485总线进行。各板的 485 地址（共8位）等于其在机框中的板位号（127）。BIPP进行主备倒换时，485总线的管理 者也进行相应的倒换。TIC的软件版本不能进行在线下载。 6接口描述 6.1内部接口描述 主备TCPP之间，通过4条交叉连接的主备倒换信号完成主备倒换，包括两条板位状态 信号和两条主备状态信号。另外，主备TCPP之间通过一条8M HighWay进行HDLC通信， 输入输出的信号都是单极性的。主备TCPP的其余输入、输出都是直接连在一起的，以达 到热备用的目的。相连接的输出，备用板进行高阻浮空，只有主用板的输出有效一一但是， 备用TCPP与SCU进行通信的High

14、Way时隙，主用板必须高阻浮空， 让备用板的输出有效。 TCU内部单板接口，考虑到（E）DRT版本和ZXG10-BSC? V1.0的兼容性，仍然采 用LVDS的差分接口。这些信号包括： TCPP至每一（E）DRT的8K、8M时钟信号（每板 一对），TCPP至每一（E）DRT的8M HighWay数据信号（每板一条输入输出） 。 和TCPP类似，主备AIPP之间，通过4条交叉连接的主备倒换信号完成主备倒换，包 括两条板位状态信号和两条主备状态信号。另外，主备AIPP之间通过一条8M HighWay进 行HDLC通信，输入输出的信号都是单极性的。主备AIPP的其余输入、输出都是直接连 在一起的，以

15、达到热备用的目的。相连接的输出，备用板进行高阻浮空，只有主用板的输出有效一一但是，备用 AIPP与SCU进行通信的HighWay时隙，主用板必须高阻浮空，让备 用板的输出有效。 AIU内部单板接口，和 BIU比较一致。有单极性的 从AIPP输出到其他单板，所有TIC共用同一信号线。 HighWay的数据线（即 一条输入线 + 一条输出线）。 8M Hz比特时钟和8K Hz帧时钟， AIPP到每一个 TIC板有一条8M 这些数据线，也都是单极性的。所有 8M Hz的开关信号 单极性信号的长距离传输必须有类 单极性信号都是 TTL电平的，单板输入、输出端必须加驱动，能够保证 在背板上正确传输1.0

16、 m的距离。为确保信号传输质量， 似如下接口电路： 上下拉电阻由输入信号的单板或背板提供。 485地址，也就是板位号。背板提供485地址的低5位, 通过一条 485总线挂在一起。 的8M Highway的自检测试工作方式，即在某些特定的时 其中，阻尼电阻为1051欧姆，上下拉电阻为 2201000欧姆，具体阻值在调试时确定。 阻尼电阻必须由输入输出的单板提供， TIC板必须由背板提供本板的 高3位地址为0。AIU内所有单板， 另外，TIC板提供通向AIPP 隙实现自环。 TCU、AIU之间，有TCPP至AIPP的8K、8M时钟的单极性信号各一条， TCPP至AIPP 的8M Highway单极

17、性信号一条（包括输入输出），其内容包括 AIPP的MPPP通信消息 和透明传输的7号信令。 6.2 外部接口描述 详细说明与外部功能模块接口信号，包括信号定义、信号功能、信号特性（电平特性、 频率特性和功率特性等）和连接情况。确定各信号的标号。 6.3接口信号定义 6.3.1 TCPP、AIPP板的接口信号 包括TCPP、AIPP在内的各种PP单板由于功能相近，接口相似，采用统一的硬件设计 方法，称为 GPP单板。其两个96芯欧式插座包括以下输入输出信号。 VCC :电源，+5V。 GND :地。 （*）HWIOO+ - HWO09-, 8MCLK00+ - 8MCLK09-, 8KCLK00

18、+ - 8KCLK09-: 10 条 差分 8Mbps Highway ，两条输入时钟（8MCLK00+ - 8MCLK01-, 8KCLK00+ - 8KCLK01- 、）， 八条输出时钟（8MCLK02+ - 8MCLK09-, 8KCLK02+ - 8KCLK09- ）； （*）HWI10HWO19 : 10条单极性 8Mbps Highway 数据线（其中包括一条用作主备 通讯）； （*）8MCLKin、8KCLKin、8MCLKout、8KCLKout :两对单极性时钟线，分别用作 输入、输出。 （*）8KREFI08KREFI7 : 8K 参考时钟输入。 （*）8KREFO0+、8

19、KREFO0-、8KREFO1+、 RS485A、RS485B : 485 总线，输入 /输出。 MS-STA-IN、MS-STA-OUT、BS-IN、BS-OUT BT0BT2 :板类型输入，表示本单板配置成哪种 AIPP 010、NSPP100、FSP 101。其中 8KREFO1- : 8K参考时钟输出。 :主备倒换信号，主备板信号交叉相连。 PP: BIPP 000、TCPP 001、 xxx = BT2.BT1.BT0，1表示输入高电 平、0表示输入浮空（本板下拉）。011、110、111三种类型保留。 STA :板位状态输入 一个PP单元的两个 PP中，左为0、右为1。 所有输入输

20、出都是相对本板的。所有输出信号都提供高阻浮空的能力，以支持热备用。 带（*）的信号组包括Highway和时钟信号，其作用是跟 其他信号是各种配置下都一样的。 信号在96芯背板插座上的安排如下： GPP配置成哪种 PP相关联的, UP DOWN 1 GND GND GND 2 GND GND GND 3 GND GND GND 4 RS485A RS485B RS485B 5 8KREFO0+ GND 8KREFO0- 6 8KREFO1+ GND 8KREFO1- 7 BS-IN GND MS-STA-IN 8 BS-OUT STA MS-STA-OU T 9 BT0 BT1 BT2 10 8

21、KREFI0 HWI10 HWO10 11 8KREFI1 HWI11 HWO11 12 8KREFI2 HWI12 HWO12 13 8KREFI3 HWI13 HWO13 14 8KREFI4 HWI14 HWO14 15 8KREFI5 HWI15 HWO15 16 8KREFI6 HWI16 HWO16 17 8KREFI7 HWI17 HWO17 18 HWI18 HWO18 19 8MCLKin HWI19 HWO19 20 8KCLKin 8MCLKout 8KCLKout 21 22 VCC VCC VCC 23 VCC VCC VCC A B C 1 8MCLK02+ 8MC

22、LK02- 8MCLK02- 2 8KCLK02+ 8KCLK02- 8KCLK02- 3 HWO02+ HWO02- HWO02- 4 HWI02+ HWI02- HWI02- 5 8MCLK03+ 8MCLK03- 8MCLK03- 6 8KCLK03+ 8KCLK03- 8KCLK03- 7 HWO03+ HWO03- HWO03- 8 HWI03+ HWI03- HWI03- 9 8MCLK04+ 8MCLK04- 8MCLK04- 10 8KCLK04+ 8KCLK04- 8KCLK04- 11 HWO04+ HWO04- HWO04- 12 HWI04+ HWI04- HWI04-

23、 13 8MCLK05+ 8MCLK05- 8MCLK05- 14 8KCLK05+ 8KCLK05- 8KCLK05- 15 HWO05+ HWO05- HWO05- 16 HWI05+ HWI05- HWI05- 17 8MCLK06+ 8MCLK06- 8MCLK06- 18 8KCLK06+ 8KCLK06- 8KCLK06- 19 HWO06+ HWO06- HWO06- 20 HWI06+ HWI06- HWI06- 21 8MCLK07+ 8MCLK07- 8MCLK07- 22 8KCLK07+ 8KCLK07- 8KCLK07- 23 HWO07+ HWO07- HWO07-

24、 A B C 24 VCC VCC VCC 25 8MCLK00+ 8MCLK00- 8MCLK00- 26 8KCLK00+ 8KCLK00- 8KCLK00- 27 HWOOO+ HWO00- HWO00- 28 HWIOO+ HWI00- HWI00- 29 8MCLK01 + 8MCLK01- 8MCLK01- 30 8KCLK01 + 8KCLK01- 8KCLK01- 31 HWO01 + HWO01- HWO01- 32 HWI01 + HWI01- HWI01- 24 HWI07+ HWI07- HWI07- 25 8MCLK08+ 8MCLK08- 8MCLK08- 26 8

25、KCLK08+ 8KCLK08- 8KCLK08- 27 HWO08+ HWO08- HWO08- 28 HWI08+ HWI08- HWI08- 29 8MCLK09+ 8MCLK09- 8MCLK09- 30 8KCLK09+ 8KCLK09- 8KCLK09- 31 HWO09+ HWO09- HWO09- 32 HWI09+ HWI09- HWI09- 配置成TCPP时 符号 意义 来自 去向 8MCLK00+、8MCLK00- HWOO上的8M差分比特钟 T网 8KCLK00+、8KCLK00- HWOO上的差分8K帧时钟 T网 8MCLK01+、8MCLK01- HW01 上的差分

26、8M比特钟 T网 8KCLK01+、8KCLK01- HW01 上的差分8K帧时钟 T网 HWI00+、HWI00- HWOO的差分数据信号输入 T网 HWO00+、HWO00- HWOO的差分数据信号输出 T网 HWI01+、HWI01- HW01的差分数据信号输入 T网 HWO01+、HWO01- HW01的差分数据信号输出 T网 8MCLK02+8MCLK09+, 8MCLK02- 8MCLK09- HW0209上的差分8M比特钟 八个(E)DRT 8KCLK02+8KCLK09+, 8KCLK02- 8KCLK09- HW0209上的差分8K帧时钟 八个(E)DRT HWI02+ HW

27、I09+、 HWI02- HWI09- HW0209的差分数据信号输入 八个(E)DRT HWO02+ HWO09+、 HWO02- HWO09- HW0209的差分数据信号输出 八个(E)DRT HWO02+、HWO02- HW0209的差分数据信号输出 八个(E)DRT 8MCLKout、8KCLKout HW1x的时钟输出 AI PP HWI18 HW18勺数据信号输入 AIPP HWO18 HW18勺数据信号输出 AI PP HWI19 HW19的数据信号输入 本单元的另一 块PP HWO19 HW19的数据信号输出 本单元的另一 块PP 其余的Highway和时钟信号无用。 配置成A

28、l PP时 符号 意义 来自 去向 HWI02+- HWI09+、 HWI02- HWI09- HW0209的差分数据信号输入 八个(E)DRT HWO02+ - HWO09+、 HWO02- - HWO09- HW0209的差分数据信号输出 八个(E)DRT 8MCLKin、8KCLKin HW1x的时钟输入 TCPP 8MCLKout、8KCLKout HW1x的时钟输出 TIC HWI10HWI17 HW1017的数据信号输入 TIC HWO10HW017 HW1017的数据信号输出 TIC 8KREFI0 8KREFI7 参考时钟输入 TIC 8KREFO+ 8KREF1- 参考时钟输

29、出 网层SYCK HWI18 HW18的数据信号输入 TCPP HWO18 HW18的数据信号输出 TCPP HWI19 HW19的数据信号输入 本单元的另一 块PP HWO19 HW19的数据信号输出 本单元的另一 块PP 其余的Highway和时钟信号无用。 6.3.2（ E）DRT板的输入输出接口 （E）DRT板的输入输出信号包括以下一些: VCC :电源，+5V。 GND :地。 8KICK+、 HW16KI+ HW16KO+ HW64KI+ HW64KO+ 8KICK-、8MICK+、8MICK-:从 TCPP 输出的 8K、8M 、HW16KI-:输入到 TCPP 的 8M Hig

30、hWay 数据线。 、HW16KO-:从 TCPP 输出的 8M HighWay 数据线。 、HW64KI-:从 AIPP 输入到 (E) DRT 的 8M HighWay 、HW64KO-:从(E)DRT 输出到 AIPP 的 8M HighWay 时钟信号。 数据线。 数据线。 HighWay的输入输出都相对 T网而言。 信号在96芯插座上的排布如下： UP 1 GND GND GND 2 GND GND GND 3 GND GND GND 4 GND GND GND 5 A B C 1 VCC VCC VCC 2 VCC VCC VCC 3 4 5 A B C DOWN 6 7 8 9

31、10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 VCC VCC VCC 32 VCC VCC VCC 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 8MOCK+ 8MOCK- 8MOCK- 22 8KOCK+ 8KOCK- 8KOCK- 23 HW64KI+ HW64KI- HW64KI- 24 HW64KO+ HW64KO- HW64KO- 25 8MICK+ 8MICK- 8MICK- 26 8KICK+ 8KICK- 8KICK- 27 HW16KI+ HW16K

32、I- HW16KI- 28 HW16KO+ HW16KO- HW16KO- 29 30 31 32 633 TIC板的输入输出接口 TIC板的输入输出信号包括以下一些: VCC :电源，+5V。 GND :地。 GNDP :保护地。 LOUT0A、LOUT0B - LIN3A 、LIN3B、LOUT3A、LOUT3B : 四 LIN0A、LIN0B、 路E1线路的输入输出。 HWIN、HWOUT 8MCLK 、8KCLK 8KREFOUT : 8K :8M Highway 数据线。 :供Highway使用的8M比特钟和8K帧时钟，输入信号。 参考时钟输出。 RS485A、RS485B : 48

33、5 总线，输入 /输出。 BN0BN4 :板位标识，485总线地址输入。 MS-STA : PP主备状态，输入。 所有输入输出都相对本板而言。 信号在96芯插座上的排布如下： UP DOWN A 1 B C 1A1 B C 1 GND GND GND 1 VCC VCC VCC 2 GND GND GND 2 VCC VCC VCC 3 GND GND GND 3 4 GND GND GND 4 5 5 6 RS485A RS485B RS485B 6 7 MS-STA GND GND 7 8 8 9 LIN0A LIN0A LIN0A 9 LIN2A LIN2A LIN2A 10 LIN0B

34、 LIN0B LIN0B 10 LIN2B LIN2B LIN2B 11 GNDP GNDP GNDP 11 GNDP GNDP GNDP 12 LOUTOA LOUT0A LOUT0A 12 LOUT2A LOUT2A LOUT2A 13 LOUTOB LOUT0B LOUT0B 13 LOUT2B LOUT2B LOUT2B 14 14 15 HWIN GND HWOUT 15 16 8KREFO UT GND GND 16 17 17 18 18 19 LIN1A LIN1A LIN1A 19 LIN3A LIN3A LIN3A 20 LIN1B LIN1B LIN1B 20 LIN3B

35、 LIN3B LIN3B 21 GNDP GNDP GNDP 21 GNDP GNDP GNDP 22 LOUT1A LOUT1A LOUT1A 22 LOUT3A LOUT3A LOUT3A 23 LOUT1B LOUT1B LOUT1B 23 LOUT3B LOUT3B LOUT3B 24 GND GND GND 24 25 8MCLK GND 8KCLK 25 26 26 27 27 28 28 BN0 BN1 29 29 BN2 BN3 30 30 BN4 31 VCC VCC VCC 31 32 VCC VCC VCC 32 7电源设计 TCU和AIU的供电，采用二次电源 Power

36、B提供的+5V直流电源。TIC板耗电必须 不大于8W/板，DRT板耗电必须不大于15W/板，EDRT板耗电必须不大于25W/板，TCPP、 AIPP板耗电必须不大于12W。，由本板自己的电源器件通过外供的+5V直流电源产生。单 板上需要采用其他种类电源的 8可靠性、安全性、电磁兼容性设计 TCPP、AIPP板都是主备用的，以保证运行的可靠。DRT、EDRT、TIC板本身不提供 主备用，但可以依靠传输线路接口备用和一定的软件设置来达到主备用的效果。 单板和背板的接口都采用BERG热插拔插座，以保证带电插拔的安全性。 长距离传输的电信号都采用匹配负载进行终端适配，以消除反射和干扰。 跨层传输的电

37、信号都采用差分信号进行传输，以保证传输质量。单极性信号的输入端另加有阻尼电阻，对 高频噪声有进一步的抑制作用。 9工艺结构设计 高:279.5mm 宽:319mm 10单板软件说明 10.1软件功能描述 TCPP、AIPP板的软件，在初始化后可以建立和MP （SCU ）的HDLC消息通路，之后 7号信令链路建立板固定接续。TCPP、AIPP的软件还要进行主备倒换管理、 MP保持通信联系以及进行一定的自检测试等工作。另外，TCPP还必须通过 （E）DRT板保持通信联系和进行（E）DRT的管理；AIPP则通过485总线对 根据MP送来的配置命令，在通向 DRT的Highway和通向T网的Highway之间（TCPP） 或者在通向 TIC的HighWay和通向DRT的HighWay之间（AIPP）建立一定的双向接续； 两板都必须为 主备通信、和 HDLC信道和 TIC进行管理。 （E）DRT板的软件，需要通过 HDLC信道接受TCPP的管理，同时要进行本板 DSP芯 片的配置和管理。 TIC的软件，在初始化 E1芯片完成之后， 线）上报。 当系统在线对Highway进行自环测试时， 备，也可以作为自环设备对其输入输出的每一条 作为自环设备对其与 BIPP之间的8M Hig