多功能数字电子钟课程设计

1、课程设计报告课程设计报告 课程名称： 电子技术课程设计 教学院部： 电气与信息工程学院 专业班级： 通信工程 0810？班 学生姓名： ？（200816020？） 指导教师： ？ ？ ？ 完成时间： 2010 年 6 月 25 日 报告成绩： 评阅意见： 评阅教师 日期 多多 功功 能能 电电 子子 钟钟 设设 计计 目目 录录 一一.概述概述.4 二二.脉冲发生器脉冲发生器.4 1.晶体振荡器 .4 2.分频电路 .5 3.秒脉冲发生电路 .5 三三.计数器计数器.6 1.秒十位计数器.7 2.74ls161 构成二十四进制计数器.8 四四.星期计数器星期计数器.9 五五.校时电路校时电路.

2、10 六六.报时电路报时电路.11 七七.译码驱动及显示电路译码驱动及显示电路.12 八八.元件明细表元件明细表.16 九九.总结总结.17 十十.参考文献参考文献.17 一一 、 概述概述 根据设计要求建立一个多功能数字钟电路的组成框图，框图如下所示。 图 1 数字钟的组成框图 二二 、秒脉冲发生器、秒脉冲发生器 1. 晶体振荡器晶体振荡器 a：晶体振器构成 晶体振荡器电路给数字钟提供一个频率稳定准确的 32768z 的方波信号，可保证数 字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振 荡器电路。如图 2 所示晶体振荡电路框图： 图 2 晶体振荡电路框图 b：晶

3、体振荡器电路原理 在电路中，非门 u1 与晶体、电容和电阻构成晶体振荡器电路，u2 实现整形功能，将 振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻 r1 为非门提供偏 置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容 c1、c2 与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个 180 度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的 频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体 xtal1 的频率选为 32768hz。其中 c1 的值取 520 pf，c2 为 30pf。c1 作为校正电容可以

4、对温度进行补偿， 以提高频率准确度和稳定度。由于电路的输入阻抗极高，因此反馈电阻 r1 可选为 10m。较高的反馈电阻有利于提高振荡频率的稳定性。 2.分频器电路分频器电路 分频器电路将 32768z 的高频方波信号经 32768（ ）次分频后得到 1hz 的方波信 15 2 号供秒计数器进行计数。分频器实际上也就是计数器，为此电路输送一秒脉冲。 3.秒脉冲发生器秒脉冲发生器 cd4060 的 10、11 脚之间并接石英晶体和反馈电阻与其内部的反相器组成一个石英晶 体振荡器。电路产生的 32768hz 的信号经过内部十四级分频后由 3 脚（q14 其分频系数为 16384）输出脉冲频率为 2h

5、z，再通过一个二分频器分频就得到了 1hz 的时钟信号，也就 是 1s；cd4027 为双 jk 触发器，其内部含有两个独立的 jk 触发器，其中 16 脚 6 脚 （2j）5 脚（2k）接电源，4 脚（r2）7 脚（s2）接地，3 脚（cp2）输入 2hz 脉冲信号， 分频后的 1hz 脉冲由 1 脚（q2）输出。 图 3 秒脉冲发生器电路框图 三三 、计数器、计数器 有了时间标准“秒”信号后，就可以根据 60 秒为 1 分、60 分为 1 小时、24 小时为 1 天的计数周期，分别组成两个六十进制(秒、分)、一个二十四进制(时)的计数器。将这 些计数器适当连接，就可以构成秒、分、时的计数，

6、实现计时功能。 174ls161 构成秒、分的六十进制计数器构成秒、分的六十进制计数器 数字钟的“秒” 、 “分”信号产生电路都是由六十进制计数器构成， “时”信号产生电 路为二十四进制计数器。它们都可以用两个“可予制四位二进制异步清除”计数器来实 现。利用 74ls161 芯片的预置数功能，也可以构成不同进制的计数器。因为一片 74ls161 内含有一个四位二进制异步清除计数器，因此需用两片 74ls161 就可以构成六十进制计 数器了。集成电路 74ls161 芯片的电路其中（如图 4）cp 为时钟脉冲输入端， d0、d1、d2、d3 为预置数输入端， 为置数控制端， 为异步复位端，二者均

7、为低 电平有效；q0、q1、q2、q3 为计数器的输出端。 图 4 74ls161 管脚排列图 a：计数功能： 当cr=ld=ctp=ctt=1，cp=cp时，实现计数功能。 b：同步并行置数功能： 当cr=1 时，预置控制端ld=0，并且 cp=cp时，q3q2q1q0= d3d2d1d0，实现 同步预置数功能。 c：保持功能： 当cr=ld=1 且 ctpctt=0 时，输出 q3q2q1q0保持不变。 d：异步清零功能： 当复位端cr=0 时，输出 q3q2q1q0全为零，实现异步清零功能（又称复位功能） 。 秒个位计数器秒个位计数器 47ls161 被接成十进制计数器，其置数输入端 a

8、、b、c、d（3 脚 4 脚 5 脚 6 脚）接低 电平，ld、ep、et（9 脚 10 脚 7 脚）接高电平，秒脉冲由 cp（2 脚）端输入。计数器的 输出端 qa、qb、qc、qd（14 脚 13 脚 12 脚 11 脚）接译码电路 cd4511 的输入端 d、c、b、a。当秒脉冲输入时，电路状态按二进制自然序列依次递增 1，qa、qb、qc、qd 输出为 0000、0001、0010、0011、0100、0101、0110、0111、1000、1001，当输出为 1010 也就是 10 时，qa、qc 输出都为 1，经过一个与非门后一路经反相后送入或非门的一 个输入端，输出送往计数器的清

9、零端 rd 使秒计数器清零，另一路经反相后作为进位脉冲 送入秒十位计数器的脉冲输入端。 秒十位计数器秒十位计数器 在这里 74ls161 被接成六进制计数器，接法与秒个位计数器相同，秒个位计数器送来 的进位脉冲送入秒使位计数器的脉冲输入端，使其按二进制自然序依次递增 1，qa、qb、qc、qd 端输出为 0000、0001、0010、0011、0100、0101，当输出为 0110 也 就是 6 时，qb、qc 输出为 1，qa、qd 输出为 0，qb、qc 经过一个与非门后一路先送往秒 十位计数器的清零端，然后取反接或非门的另一个输入端后送入秒个位计数器的清零端， 将整个秒计数器清零，另一路

10、经反相后作为进位脉冲送入分个位计数器的脉冲输入端。 分计数器的连接方法与秒计数器相同，分计数器向时计数器送进位脉冲。秒、分的六 十进制计数器的构成如图 5 所示： 图 5 74ls161 构成秒、分的六十进制计数器框图 274ls161 构成二十四进制计数器构成二十四进制计数器 二十四进制计数器，也是用两个 74ls161 集成块来实现的，方法与二十四进制计数器 大同小异，但其要求个位是十进制，状态变化在 00001001 间循环，十位是二进制，状 态变化在 00000010 间循环，显示为 023 时。 原理：原理： 由分计数器送来的进位脉冲送入时个位计数器，电路在分进位脉冲的作用下按二进制

11、 自然序依次递增 1，当计数到 24，这时小时个位输出 0100（也就是 4） ，小时十位输出 0010（也就是 2） ，小时十位计数器只有 qc 端有输出，小时个位计数器只有 qb 端有输出， 将 qc、qb 端接一个二输入与非门，与非门输出一路先送入十位计数器的清零端然后取反 送入或非门的另一个输入端，输出接小时个位计数器的清零端，其每 10 小时清零并向小 时十位计数器送进位脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零， 另一路取反后作为星期进位脉冲送入星期显示电路的脉冲输入端，完成 24 小时的显示及 向星期电路送星期进位脉冲的功能。二十四进制计数器的构成如图 6 所示：

12、图 6 74ls161 构成小时的二十四进制计数器框图 四四 、星期计数器、星期计数器 每当累计 24 小时，小时十位会发出一个“星期脉冲”进位信号，该信号将被送到 “星期计数器” ， “星期计数器” 采用 8 进制计时器，可实现对一周 7 天的累计（第七天 时显示为“日”为 1000） ，译码显示电路将计数器的输出状态送到七段显示译码器译码， 通过七位 led 七段显示器显示出来。 星期计数器是用四个 d 触发器组成，它利用了 d 触发器的计数功能，来完成计数的， 它的逻辑功能图如图 7 所示。 图 7 星期计数器电路图 设计中将 d 触发器的端和 id 端相连显然，成了计数型触发器。由 4

13、 个 d 触发器构 成的四位移位寄存器，各触发器的 rd端联在一起作为复位端。r 和 s 则为触发器的异步 复位和置位端，高电平触发，通常处于低电平状态。q1q4为输出端，提供译码显示的。 如图 6 将后三个 d 触发器送到与非门，是为了实现星期计数，显示星期一至星期日，当 计到七时也就是，q3q2q1q0=0111 时，经与非门归零，此时就不显示星期七，系统继续 进行计数，直到显示星期日时便停止计数，这样就完成了一次完整的计数。等待下一次 的计数。 五五 、校时电路、校时电路 当时钟指示不准时，就需要校准时间。校准的方法很多，常用的有“快速校时法” 。 由与非门构成的双稳态触发器，可以将 1

14、hz 的“计数器的进位信号”送至“计数器的 cp 端” 。其工作过程为：当接通校时开关时，与非门输出一个低电平和一个高电平。 “计数 器进位信号”通过“校时 cp 端”送至“计数器的 cp 端” ，使“计数器”在“秒”信号的 控制下“快速”计数，当校时电路打到 a 时，秒计数器经过与非门，发出一个分计数脉 冲，进行一次计数。当校时电路打到 b 的分计时器 cp 是，开始进行校时，以达到准确的 时间。当校时电路打到 c 时，开始进行准确的校时，将校时开关打到 d，时计数器可以 接收到，由分计数发出的脉冲信号。当校时开关打到 e 时，星期计数器能接收到，由时 计数器发出的星期脉冲信号，此时对星期进

15、行计数。若将校时开关打到 f 时，也随即进 行星期的校时，从而进行一次完整的校时，以达到了校时的目的。其构成电路如下图 8 所示。 图 8 单次脉冲产生校时电路图 六六 、报时电路、报时电路 数字钟整点报时是最基本的功能之一。现在设计的电路要求在离整点差 6 秒时，每 1 秒钟鸣叫一次，共响 6 次，前五次为低音 512hz，最后一声为高音 1024hz。当计时到 59 分时，与非门（59 分）接通，同时校分与非门接通，经 rs 触发器，保持此状态，因此扬 声器不发生。当计时到 59 分 54 秒时，与非门（54 秒）经 rs 触发器使其置零，在经与门 与 512hz 和成，一起送到扬声器，使

16、扬声器发声，鸣叫 5 声后，当计数到 59 分 59 秒时， 与非门（59 秒）接通，经 rs 触发器在经非门与 1024hz 频率，一同驱动扬声器，使其达 到高音，此时报时完毕。整点报时电路主要由控制门电路和音响电路两部分组成。控制 门电路部分由与非门组成，分别表示“分十位” “分个位” “秒十位”和“秒个位”的状 态，与计数器的四个触发器 a、b、c、d 相连。音响电路采用射极输出器，推动 8 的喇 叭，三极管基极串接 lk 限流电阻，是为了防止电流过大损坏喇叭，集电极串接 51 限流电阻，三极管选用高频小功率管即可。其构成如图 9 所示： 图 9 报时电路图 七、译码驱动及显示电路七、译

17、码驱动及显示电路 电路由译码器集成电路 cd4511、共阴极 led 数码管组成。计数器 74ls161 输出的 为四位二进制数，经译码电路译码输出端控制 led 管显示十进制数 09。 译码显示电路选用 bcd-7 段锁存译码驱动器 cc4511。七段显示数码管的外部引线 排列如图 10 所示： 图 10 七段显示数码管的外部引线排列图 cd4511 是一个用于驱动共阴 led 显示器的 bcd 码七段码译码器，其引脚如图 11 所示： 图 11 cd4511 引脚图 其功能介绍如下： bi：当 bi=0 时，不管其它输入端状态如何，七段数码管均处于熄灭状态，不显示数 字。 lt：当 bi=

18、1，lt=0 时，不管输入 dcba 状态如何，七段均发亮，显示“8” 。它主 要用来检测数码管是否损坏。 le：使能控制端，当 le=0 时，允许译码输出。 dcba：为 8421bcd 码输入端。 abcdefg：为译码输出，输出为高电平。 cd4511 的 ei、li 端接高电平，le 端接低电平，输入端 d、c、b、a 接 74ls161 的 输出端 qa、qb、qc、qd。 ，其输出端 af 接数码管。当数字钟的计数器在 cp 脉冲韵作 用下，按 60 秒为 1 分、60 分为 1 小时， 24 小时为 1 天的计数规律计数时，就应将其状 态显示成清晰的数字符号。这就需要将计数器的状

19、态进行译码并将其显示出来。我们选 用的计数器全部是二-十进制集成片， “秒” 、 “分” 、 “时”的个位和十位的状态分别由集 成片中的四个触发器的输出状态来反映的。每组(四个)输出的计数状态都按 bcd 代码 以高低电平来表现。因此，需经 译码电路将计数器输出的 bcd 代码变成能驱动七段数码显示器的工作信号。原理如图 12 所示： 图 12 译码显示电路 图 13 数字电子钟电路框图 八、元件明细表八、元件明细表 序号名称规格数量 1译码器cd45116 个 2七段显示器bs2017 个 3触发器边沿 d 触发器4 个 4石英晶体327681 个 5集成块74ls1616 个 6集成块cd45117 个 7电容22pf1 个 8可变电容3-22pf1 个