多功能数字的电路设计讲解

1、学号： 1109141062 2013 - 2014学年 第 1学期 数字电子技术基础 课程设计报告 题 目： 多功能数字钟的电路设计 专 业： 电气工程及其自动化 班 级： 11 电气工程及其自动化（ 1 ）班 姓 名： 薛莉君 指导教师： 臧大进 成 绩： 电气工程系 2013 年 11月 8 日 课程设计任务书 学生班级：11 电气工程及其自动化（ 1）班 学生姓名：薛莉君 学号：1109141062 设计名称： 多功能数字钟的电路设计 起止日期： 2013 11 112013 11 17指导教师： 臧大进 设计要求： 一、设计目的 1、掌握数字钟的设计、组装与调试方法。 2、熟悉集成电

2、路的使用方法。 二、设计任务及要求 1、时钟显示功能，能够以十进制显示“时”、“分”、“秒”。 2、具有快速校准时、分、秒的功能。 3、计时准确度，每天计时误差不超过 1s。 4、整点自动报时，在离整点 10s 时，便自动发出鸣叫声，步长 1s，每隔 1s 鸣叫一次，前四响是低音，最后一响为高音，最后一响结束为整点。 摘要 21 世纪，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗 透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提 高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 时间对人们来说总是那么宝贵 ，钟表的数字化给人们生产生活带来了

3、极大 的方便， 而且大大地扩展了钟表原先的报时功能。 诸如定时自动报警、 按时自动 打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力 设备，甚至各种定时电气的自动启用等， 所有这些，都是以钟表数字化为基础的。 因此，研究数字钟及扩大其应用，有着非常现实的意义。 数字钟是用数字集成电路构成的、用数码显示的、具有实现时、分、秒数字 显示的计时装置。 由于数字集成电路的发展和石英晶体振荡器的使用， 使得数字 钟的精度与传统机械表相比， 具有走时准确、 显示直观、无机械传动装置等特点。 因而广泛应用于车站、码头、机场、商店等公共场所。在控制系统中，也常用来 作定时控制的时钟源。

4、数字钟从原理上讲是一种典型的数字电路， 其中包括了组合逻辑电路和时序 电路。数字钟的设计方法有许多种 ,例如 ,可用中小规模集成电路组成电子钟；也 可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟； 还 可以利用单片机来实现电子钟等等。 本课题采用中小规模集成电路制作， 需要振 荡器、分频器、计算器、显示器等电路，所用的元器件较多，仅计数器就需要好 多块，虽然原理简单，但所画出的电路图比较复杂，功能单一 关键词： 振荡器; 分频器; 显示器; 74HC390; CD4511 目录 1 绪论错. 误！未定义书签。 1.1 课题描述 5. 1.2 基本工作原理及构成框图 5. 2

5、 设计原理及相关芯片介绍 6. 2.1 晶体振荡器电路 6. 2.1.1 工作原理及电路组成 6. 2.1.2 二进制计数器 CD4060 7. 2.2 分频器电路 3. 2.2.1 工作原理及构成 3. 2.2.2 2输入与非门 74HC00D 8. 2.2.3 七段显示译码 /驱动器 CD4511 4. 2.3 时间计数电路 1.0. 2.3.1 十进制计数器 74HC390 1.0 2.3.2 工作原理及电路组成 6. 2.4 译码驱动及数字显示电路 7. 2.4.1 7 段数码管译码器 74LS477. 2.4.2 数字显示电路 8. 2.5 校正电路 1.0. 2.6 整点报时电路

6、1.5. 2.6.1 工作原理及电路组成 1.1 2.6.2 8输入与非门 74HC30D 1.1 3 总体电路设计 1.6. 3.1 实验设备及元器件 1.2 总结 2.0. 致谢 2.0. 参考文献 20 绪论 1.1 课题描述 数字钟因其小巧，价格低廉，走时精度高，使用方便，功能多等特点，更加 适合现代人的工作和生活， 因此得到了广泛的使用。 本课题采用中小规模集成电 路制作，根据数码管动态显示原理来进行显示，用 32768Hz 的晶振产生振荡脉 冲，采用相应进制的计数器， 转化为二进制数， 经过译码和显示电路准确地将时 间“时”“分”“秒”用数字的方式显示出来， 是一个将“时”“分”“

7、秒”显 示于人的视觉器官的计时装置。在此次设计中，电路具有显示时间的其本功能， 还可以实现对时间的调整。 1.2 基本工作原理及构成框图 图 1 所示为数字钟的一般构成框图 数字钟实际上是一个对标准频率（ 1HZ ）进行计数的计数电路。由于计数的 起始时间不可能与标准时间 （如北京时间） 一致， 故需要在电路上加一个校时电 路，同时标准的 1HZ 时间信号必须做到准确稳定。它的计时周期为 24小时，显 示满刻度为 23 时 59分 59 秒，另外应有校时功能和一些显示、查看时间等附加 功能。因此，一个基本的数字钟电路主要由译码显示器、“时”“分” “秒” 计数器、校时电路、 分频器电路和振荡器

8、组成。 通常使用石英晶体振荡器电路构 成数字钟，其一般构成电路如图 1 所示。 2 设计原理及相关芯片介绍 2.1 晶体振荡器电路 晶体振荡器简称石英晶体或晶体， 是构成数字式时钟的核心， 它保证了时 钟的走时准确及稳定。 2.1.1 工作原理及电路组成 图 2 所示为晶体振荡器电路。该电路通过 U2 实现整形功能，将振荡器输出 的近似于正弦波的波形转换为较理想的方波。 输出反馈电阻 R1 为非门提供偏置， 使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容 C1、 C2 与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了 一个 180 度相移，从而和非门构成一个

9、正反馈网络， 实现了振荡器的功能。 由于 晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 晶体 X1 的频率选为 32768HZ。该元件专为数字钟电路而设计， 其频率较低， 有利于减少分频器级数。 C1、C2均为 30pF。当要求频率准确度和稳定度更高时， 还可接入校正电容并采取温度补偿措施。该电路由晶体与 2个 30pF电容、 1个 CD4060、一个 10 兆的电阻组成，芯片 3 脚输出 2Hz 的方波信号。 图 2 晶体振荡电路 2.1.2 二进制计数器 CD4060 CD4060是 14位二进制串行计数器，其有三个特点：内置振荡器；全静态 操作；有 14级计数器，

10、10个输出端，其内部框图和引脚分布如图 3、4所示 图 3 CD4060 内部框图 图 4 CD4060 引脚图 它有两部分组成，一部分是 14 级分频器信号；另一部分是振荡器，由内含 两个串接的反相器和外接电阻电容构成， 因此该集成电路可以直接实现振荡和分 频的功能。 CD4060 的工作电压通常为 4.5V18V。 2.2 分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到 1Hz 的秒信号输入， 需要对振荡器的输出信号进行分频。 2.2.1 工作原理及构成 本实验中采用 CD4060 来构成分频电路。 CD4060在数字集成电路中可实现 的分频次数最高，而且 CD4060 还包含

11、振荡电路所需的非门， 使用相对更为方便。 CD4060计数为 14级 2进制计数器，可以将 32768Hz的信号分频为 2Hz。其电 路原理图如图 5 所示。 2.2.2 2 输入与非门 74HC00D 74HC00D 是一个 2 输入与非门集成块引脚图见图 6 图 6 74HC00D 引脚图 2.2.3 七段显示译码 / 驱动器 CD4511 CD4511是一个用于驱动共阴极 LED（数码管） 显示器的 BCD码七段码译码 器，特点：具有 BCD转换、消隐和锁存控制、七段译码及驱动功能的 CMOS电路 能提供较大的拉电流。可直接驱动 LED显示器。 引脚排列如图 7所示。其中 A,B,C,D

12、 为BCD码输入， A 为最低位。 LT为灯 测试端，加高电平时， 显示器正常显示， 加低电平时， 显示器一直显示数码 “ 8”， 各笔段都被点亮，以检查显示器是否有故障。 BI 为消隐功能端，低电平时使所 有笔段均消隐，正常显示时， B1端应加高电平。 LE 是锁存控制端，高电平时锁 存，低电平时传输数据。 ag是7段输出，可驱动共阴 LED 数码管。 另外， CD4511显示数“ 6”时， a段消隐；显示数“ 9”时，d段消隐，所以 显示 6、9 这两个数时，字形不太美观。所谓共阴 LED 数码管是指 7 段 LED 的 阴极是连在一起的， 在应用中应接地。 限流电阻要根据电源电压来选取，

13、 电源电 压 5V 时可使用 300 的限流电阻。 图 7 CD4511 引脚图 CD4511的真值表如表 1 所示。 CD4511有拒绝伪码的特点，当输入数据越 过十进制数 9(1001)时，显示字形也自行消隐。 表 1 CD4511 真值表 2.3 时间计数电路 时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为 24 进制计数器计数器，其输出为两位 8421BCD 码形式；分计数和秒计数单元为 60 进制计数器，其输出也为 8421BCD 码。 2.3.1 十进制计数器 74HC390 时间计数电路一般采用 10进制计数器 74HC390 来实现时间计数单元的计数 功能，该

14、器件为双 2-5-10 异步计数器，并且每一计数器均提供一个异步清零端 （高电平有效）。其内部框图及引脚图见图 8、9。 图 8 74HC390 内部框图 图 9 74HC390 引脚图 2.3.2 工作原理及电路组成 秒个位计数单元为 10 进制计数器， 无需进制转换， 只需将 QA 与 CPB（下降 沿有效）相连即可。 CPA（下降没效）与 Hz 输入信号相连， Q3 可作为向上的 进位信号与十位计数单元的 CPA 相连。 秒十位计数单元为 6 进制计数器，需要进制转换。将 10进制计数器转换为 6 进制计数器的电路连接方法如图 9 所示，其中 Q2 可作为向上的进位信号与分 个位的计数单

15、元的 CPA 相连。 图 9 10 进制 6 进制计数器转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相 同，只不过分个位计数单元的 Q3作为向上的进位信号应与分十位计数单元的 CPA 相连，分十位计数单元的 Q2作为向上的进位信号应与时个位计数单元的 CPA 相 连。 时个位计数单元电路结构仍与秒或个位计数单元相同， 但是要求， 整个时计 数单元应为 12进制计数器，不是 10的整数倍，因此需将个位和十位计数单元合 并为一个整体才能进行 12进制转换。利用 1片74HC390实现 12进制计数功能 的电路如图 10 所示。 图 10 12 进制计数器电路 2.4 译

16、码驱动及数字显示电路 选择 74LS47 作为显示译码电路；选择 LED 数码管作为显示单元电路。由 74LS47 把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里 的 LED 数码管是采用共阳的方法连接的。 计数器实现了对时间的累计并以 8421BCD 码的形式输送到 74LS47 芯片， 再由 74LS47芯片把 BCD 码转变为十进制数码送到数码管中显示出来。 2.4.1 7 段数码管译码器 74LS47 74LS47的功能用于将 BCD码转化成数码块中的数字 , 通过它解码， 可以直接 把数字转换为数码管的显示数字，其引脚图见图 11 图 11 74LS47 引脚图 74

17、LS47的功能表如表 2 所示，其中 A3A2A1A0=DCBA 表 2 74LS47 功能表 2.4.2 数字显示电路 数字钟从原理上讲是一种典型的数字电路， 其中显示电路可以由许多中小规 模集成电路组成，所以可以分成许多独立的电路。根据数字钟显示的需要有： （1）六进制电路 由 74HC390、74HC00D、数码管与 74LS47 组成。先由十进制计数器 74HC390 构成六进制计数器，再通过 74LS47 将输入进来的六进制信号翻译成十进制数， 输送到数码管显示出来。电路如图 12。 图 12 六进制电路图 2）十进制电路 由 74HC390、数码管与 74LS47 组成，电路如图

18、13。 图 13 十进制电路图 （3）六十进制电路 由两个数码管、两 74LS47、一个 74HC390与一个 74HC00D 芯片组成。先 由十进制计数器 74HC390 构成六十进制计数器，再通过 74LS47将输入进来的六 十进制信号翻译成十进制数，输送到数码管显示出来。电路如图14。 图 14 六十进制电路图 4）双六十进制电路 由 2 个六十进制连接而成，把分个位的输入信号与秒十位的 Qc 相连，使其 产生进位。 2.5 校正电路 数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接 计数通路， 并采用正常计时信号与校正信号可以随时切换的电路接入其中。 即为 用 COMS

19、 与或非门实现的时或分校时电路， In1 端与低位的进位信号相连； In2 端与校正信号相连， 校正信号可直接取自分频器产生的 1HZ或 2HZ（不可太高或 太低）信号；输出端则与分或时个位计时输入端相连。当开关打向上时，因为校 正信号和 0 相与的输出为 0，而开关的另一端接高电平，正常输入信号可以顺利 通过与或门， 故校时电路处于正常计时状态； 当开关打向下时， 情况正好与上述 相反，这时校时电路处于校时状态。 实际使用时，因为电路开关存在抖动问题， 所以一般会接一个 RS 触发器构 成开关消抖动电路，所以整个较时电路就如图 15 图 15 带有消抖电路的校正电路 2.6 整点报时电路 实

20、际应用中，有的数字钟带有整点报时的功能，即电路在整点前 10 秒钟内 开始整点报时，例如当时间在 59分50秒到 59分59秒期间时，发出报时电路报 时控制信号。 2.6.1 工作原理及电路组成 当时间在 59分 50秒到 59分 59秒期间时，分十位、分个位和秒十位均保持 不变，分别为 5、9 和 5，因此可将分计数器十位的 QC和 QA,个位的 QD和 QA 及 秒计数器十位的 QC和 QA相与，从而产生报时控制信号 报时电路可选 74HC30 来构成，其电路图见图 16 图 16 整点报时电路 2.6.2 8 输入与非门 74HC30D 74HC30D 为 8 输入与非门，其引脚图如图

21、17所示： 图 17 74HC30D 引脚图 3 总体电路设计 本课题整个数字钟由时间计数电路、 晶体振荡电路、 校正电路、 分频器电路 以及数字显示电路组成。 其中以校正电路代替时间计数电路中的时、 分、秒之间的进位， 当校时电路 处于正常输入信号时， 时间计数电路正常计时， 但当分校正时， 其不会产生向时 进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。 电路的信号输入由晶振电路产生，并输入各电路。 3.1 实验设备及元器件 +5V直流电源，双掷开关 2 个，四连面包板 1 块，共阳七段数码管 6 个，网 络线 2 米/人，474LS47集成块 6块，CD4060集成块 1 块

22、，74HC390集成块 3块， 74HC51集成块 1块，74HC00集成块 2块，74LS08集成块 1块，10M 电阻 5个， 300电阻 6个，30p电容2个，32.768k 时钟晶体 1个。 （1）2 路与或非门 74HC51 74HC51是一个 2 路与或非门，其内部引脚图如图 19所示： 图 19 74HC51 内部引脚图 2）4-2 输入与门 74HC08 74HC08是一个 4-2 输入的与非门电路，其内部引脚图如图 20所示： 图 20 74HC08 内部引脚图 （3）双 D 触发器 74LS74 D）、 、 均无 74LS74内含两个独立的 D上升沿双 d 触发器，每个触发

23、器有数据输入 置位输入（ ）复位输入（ ）、时钟输入（ CP）和数据输出（ Q、Q） 的低电平使输出预置或清除，而与其它输入端的电平无关。当 、 效（高电平式）时，符合建立时间要求的 D 数据在 CP上升沿作用下传送到输出 端。如图 21 所示为 74LS74的内部引脚图。 图 21 74LS74 内部引脚图 在原有的简图的基础上，可画出按实际芯片布局所形成的数字钟设计原理 图，如图 22 所示。 VCC R6 R7 R8 R9 R10 R11 5V 00ohm 200ohm 200ohm 200ohm 200ohm 200ohm ABCDEFG Com Com Com Com Com VCC

24、 5V 7 1 3 U18 AA B R L C 1 1 4 2 74LS08D ABCDEFG AB CDEFG ABCDEFG ABCDEFG ABCDEFG VCC 5V U7 U8 9 U14A U13A 11 74LS390D U9 B O R 2 ABC QQQ 222 ABCD QQQQ 1111 54 54 54 54 11911 CDEFG OOOOOO B 74LS47DI BR TB /I LR B U13B U18 VCC 5V VCC 5V VCC 5V VCC U1 6 A O 5V 3 5 4 354 354 354 01 9 CDEFG OOOOOO 74LS4

25、7DI BR TB/I L U14B U15 U1 5B U1 74 ABC QQQ 222 VCC 5V R1 U19A J1 5 VCC Key m set 校分 开关在下， 开关在上， U20 R2 U19B 4 6 U21A U21B 6 校准状态 正常工7作4LS00D 8BA B LSI1N08I1ND 42 51 21 R145-32.768kHz 1 U21C 12 13 9 74LS00D 10 11 2 74LS00D 10 U21D 分12计数1器1 6 13 74LS51D U24A 1PR 1Q 1CLR 3 1 2 RTC RS CTC O3 MR O4 O5 O6 O7 O8 O9 O11 O12 O13 7 12 6 14 13 1 2 3 5 15 U22 10 11 4060BP 74LS74D 图 22 数字钟设计原理图 X2 1 R5 10Mohm C1 30pF 30pF C2 VCC 5V 总结 课程设计是培养学生综合运用所学知识 ,发现, 提出, 分析和解决实际问题 , 锻炼实践能力的重要环节 , 是对学生实际工作能力的具体训练和考察过程。随着