基于FPGA的FFT处理器的设计与仿真._第1页
基于FPGA的FFT处理器的设计与仿真._第2页
基于FPGA的FFT处理器的设计与仿真._第3页
基于FPGA的FFT处理器的设计与仿真._第4页
基于FPGA的FFT处理器的设计与仿真._第5页
已阅读5页,还剩10页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、25卷 第11期2008年11月微电子学与计算机M ICROEL ECTRON ICS & COMPU TERVol. 25 No. November 2008收稿日期:2008-01-20基金项目:陕西省教育厅专项科研计划项目(02J C50基于FP GA的FF T处理器的设计与仿真董 惠1,2,卫铭斐2,江 丽2,曾 俊2(1西北工业大学自动化学院,陕西西安710072; 2, 710055摘 要:FFT处理器.2,由6个功能模块组成.整个设计基于Verilog HDL , A ,并运用Quartus U工具进行了综合仿真.仿真,对电网谐 波分析与经济运行具有实用价值.关键词:FFT语言;

2、Quartus II ;电力参数中图分类号:文献标识码:A文章编号:1000-7180(2008 11-0117-04Design and Simulation of FFT Processor Applied in E lectric Pow er G rid ParametersDON G Hui 1,2, WEI Mi ng 2fei 2, J IAN G Li 2, ZEN G J un 2an 710072,(1School of Automatio n Northwester n Polytech nic Un iversity , XiChi na ;an Un iversity

3、 of Architecture and2School of In formatio n and Automati on ,XiTech no logy , Xian 710055, China Abstract :Based on harmooirabandnced errorsof power grid , FFT arithmetic is utilized in parameter real 2time calcu 2lation and FFT processor is desig ned and impleme nted. The proposed processor adopts

4、 radix 22DIF algorithm , pipeli ned architecture and fixed 2po int operati on .It is composed with six differe nt fun cti onal modules , emplo ying VerilogHDL as hardware descripti on Ian guage ,FPG A as the logic con troller , Quartus II as desig ning and syn thesis simulati on tool. The simulati o

5、n results in dicated FFT processor approached the requireme nts of high accuracy monitoring and measuring of elec 2tric power parameters , which is valuable for harm onic an alysis and econo mic operati on of power grid. K ey w ords :FFT processor ; FPG A ; VerilogHDL ; Quartus II ; electric power p

6、arameter1引言目前电网普遍存在着较大的谐波误差和不对称误差,对电网的各种运行参数进行实时准确的监测非常重要,是保证电网安全运行的前提和依据.文中设计的电力参数监测用FF T处理器,以FP G A作为逻辑控 制器,用VerilogHDL硬件描述语言设计,把FF T的实时化要求与FP G A的灵活性 结合起来,采用频域FF T算法对三相电压、电流、有功功率、无功功率和不平衡度 等进行计算,以得到电网中电压、电流以及各类谐波成分的参量,计算出电网负载的 大小及非线性度,以便于进行无功补偿.处理器满足高 精度电力参数监测的要求1.2 FF T处理器的总体设计方案FF T处理器实现对6路电力参数

7、的64点采样,根据频域计算公式计算出电网的有功功率、无功功率、功率因数和不平衡 度等.FF T处理器的设计采用自底向上的设计方案,遵循模块化、规则化和局部化 的原则,逐一对每个模块进行设计采用Ver 2ilogHDL语言对FF T处理器中的各个 模块进行设计,Quartus U工具进行仿真223.处理器的主要功能模块包括:算术逻辑单元、蝶形运算单元、双端口 RAM、 旋转因子ROM、时序控制单元、电力参数计算单元、系统顶层控制电路和数据处理单元设计等.图1是顶层控制电路和数据处理单元原理图图1顶层控制电路和数据处理单元原理图2. 1算术逻辑单元算术逻辑单元对16位有符号数求和、求差和乘积,提供

8、给蝶形运算器计算考虑到综合工具Quar 2tusll总是将算术运算统 为无符号型,因此,对加、减法器进行如下改进4.加法器:1pm sub dsp a sub1(. dataa (16 hFFFF ,. datab (B oesult (sassign data =(B15 ? A 0neresetADJCHANNEL2.4AD Addip 0|AD Dtlspi.J)AD U洞皿ndat4|l|l 0)dhiLdsale图2算术逻辑单元仿真结果2. 2蝶形运算单元蝶形运算器是FF T处理器的核心模块,它的精度和速度决定着整个FF T处理器的精度和速度.文中它主要完成6个16位有 符号整数的4

9、次乘法,4次加法和4次减法.经算法原理分析得到计算公式如下:X (1 =Ar +Br 3Wr -Bi 3Wi +j (Ai +Wr 3Bi +WiBr ,X (2 =Ar -Br 3Wr +Bi 3Wi +j (Ai -Wr 3Bi -WiBr ,其中的输入是由控制单元提供的复数 A ,B和旋转因子W KN ,图3为蝶形运算单元的仿真波形.2. 3双端口 RAM双端口 RAM同时存储输入序列和蝶形运算完811微电子学与计算机2008年成后的输出序列,通过Quartusll生成满足设计需要的双端口 RAM ,宽度为32, 单元数为64,初始化文件设置成作为测试输入的正弦信号做 64点采样的模拟数

10、据. 图4为双端口 RAM仿真结果:FHXUXJw戶 ilf谒4科 4常/p”TLTLrtru2仝;UOOOfLi_i*OOOOi3图4双端口 RAM仿真结果2. 4旋转因子ROM为完成蝶形运算需要提供旋转因子,旋转因子W KN产生电路由一片ROM和地址发生器组成,用于查询在运行过程中需要用到 的旋转因子,旋转因子实际上是复平面单位圆上均匀拆分的点,设计中采用64点FF T ,需计算从0开始到31的部分,通过ROM初始化文件的形式放于 ROM中,实部 放输出W K N的高16位,虚部放输出W KN的低16位,供控制单元查询后参与蝶形运算.2. 5时序控制单元时序控制单元的主要功能是协调傅里叶变

11、换整体时序 ,产生读写地址对,为旋转 因子单元提供运行状态指针,为上层单元提供控制信号等由于参与运算的量较多, 设计中采用双级状态机,将底层复杂状态交由二级状态机完成,而总体时序、门控信 号均交给上级状态机图5为时序控制仿真结果图5时序控制仿真结果2. 6电力参量计算及存储单元64点FF T 5计算完成后,根据RAM内的频谱计算电压、流有效值和功率等参数,同时调用存储单元将参数保存至外围存储器中,设计在保存参数时总是构造512字节的包,采用 CRC32算法对包进行编码.频域计算电量公式如下:I =刀N/2k =1I 2R(k +1 2I (k , U = 刀N/2k =1U 2R(k +U 2

12、I (k ,P =2N/2k =1Re Ua (k ? I 3a(k +U a (k ? I 3 b(k +U c (k ? I 3 c(k , 911第11期董惠,等:基于FPG A的FFT处理器的设计与仿真Q =2刀N/2k =1Im U a (k ? I 3a(k +U a (k ? I 3b (k +U c (k ? I 3c (k .式中,IR ,UR ,11 , U I分别表示电压、电流经傅里叶变换到频域后的实部和虚部 Re表示求括号内复数的实部;Im表示求括号内复数的虚部.3 FF T处理器误差分析FF T算法随着系统频率及采样频率的变化,存在计算误差,这种误差是可以控制的.据总

13、线统一为16位,地将浮点数放大32 位16位,即除以32767/32768. 14位有符号型A/D转换结果,系统的总体计算误差约 为 1/1024.4结束语文中采用FP G A作为逻辑控制器,MAX1320作为多路采样保持A/D转换器, 设计了电力参数监测用FF T处理器.在电网含谐波误差和不对称误差情况下,对三 相电压、电流进行实时采集,通过自主设计的具有原位运算能力的 FF T处理器,计 算输入序列的频谱,根据频域计算公式,计算出电网的有功功率、无功功率、功率因数和不平衡度等,通过存储控制器将这些电网运行参 数保存到大容量NAND FLASH存储器中,可供上位机查询近一年内精确到分钟的 电

14、网运行参数.参考文献:1 简弘伦.精通设计核心技术实例详解M .:2data sheet M .USA :Altera,Ma Y , Wan hammar L. A hardware efficie nt con trol ofmemory address ing for high performa nee FFT processors J.IEEE tran sact ions on signal processing , 2000,48(3 :917-921.4杨博涵,李明,沈绪榜.一种基于SIMD -MCC计算机的二维FFT并行算法J.微电子学与计算机,2005, 22(2 :104-1

15、07.李小进,初建朋,赖宗声,等高速基2FFT处理器的结构设计与FPG A实现J.电路与系统学报,2005, 10(5 :49-53.作者简介:董惠女,(1966-,博士研究生,副教授.研究方向为智能信息处理与信息控制(上接第116页多阶HMM预测器进行融合的用户浏览行为预测模型.它针对已有的多预测器融合方法的不足进行了改进具有以下特点:(1在融合中通过对不同用户浏览模式分类,建立多Morkov链模型模型并以其 预测结果为HMM预测器的输出置信度指标,拓展了经典的网页访问预测多 HMM 模型融合方法的先验信息,以提高用户访问页面的预测准确率;(2该算法通过模糊积分理论融合1N阶HMM模型预测结

16、果,相对已有的线 性加权方法具有保真性和客观性,具有更高的预测准确率性能测试实验的结果表明,该模型具有较好的整体性能,可广泛用于为Web站 点管理、电子商务以及网页预取等领域.参考文献:1 Sarukkai R R. Li nk predicti on and path an alysis usingmarkov cha ins J.l ntern ati onal Jour nal of Computer & Telecommu ni cati onsNetworking , 2000, 33(1/6 :377-386.2 Alexandros N , K atsaros D , Manol

17、opoulos Y. A data min 2ing algorithm for gen eralized Web prefetchi ng J.IEEE Trans, on Kno wledge and Data engineering ,2003,15(6 :1-16.3 Xing D S , Shen J Y. A new markov model for web accesspredictionJ.IEEE Trans. on Computer in Science &Engineering , 2002,4(6 :34-39.4 Fan L , Cao P , Lin W , et al. Web prefetchi ng betwee nlow -ba ndwidth clie nts and proxi

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论