第5,6章 触发器和时序逻辑电路11

1、第第第第第第5 5 5章章章章章章 触发器和触发器和触发器和触发器和触发器和触发器和 时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路 学习要点：学习要点： 触发器的逻辑功能及使用 时序电路的分析方法和设计方法 计数器、寄存器等中规模集成电路的逻 辑功能和使用方法 第第第第第第3 3 3章章章章章章 时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路 3.1 触发器触发器 触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状 态或1状态； 当输入信号消失后，所置成的状态能够保 持不变。

2、 所以，触发器可以记忆1位二值信号。根据逻 辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T触发器；按照结 构形式的不同，又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器。 3.1.1 基本基本RS触发器触发器 电电 路路 组组 成成 和和 逻逻 辑辑 符符 号号 SR QQ S R Q Q (a) 逻辑图 (b) 逻辑符号 ,( , 2 , 1 ),;,( , 2 , 1 ),;,( 2121 1 2121 2121 输出方程 状态方程 激励方程 3 3、时序电路的分类、时序电路的分类 （1） 根据时钟分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中

3、有 一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改 变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没 有统一的时钟脉冲来控制电路状态的变化，电路状态改变时， 电路中要更新状态的触发器的翻转有先有后，是异步进行的。 （2）根据输出分类 米利型时序电路的输出不仅与现态有关，而且还决定于电路 当前的输入。 穆尔型时序电路的其输出仅决定于电路的现态，与电路当前 的输入无关；或者根本就不存在独立设置的输出，而以电路 的状态直接作为输出。 电路图电路图 时钟方程、时钟方程、 驱动方程和驱动方程和 输出方程输出方程 状态方程状态方程 状态图、状态图、 状态表或状态表或 时序图时序图 判断

4、电路判断电路 逻辑功能逻辑功能 12 3 5 3.2.2 时序逻辑电路的分析方法时序逻辑电路的分析方法 计算计算 4 Y Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 FF0 FF1 FF2 CP CPCPCPCP 012 nnQ QY 21 nn nn nn QKQJ QKQJ QKQJ 2020 0101 1212 时钟方程： 输出方程： 输出仅与电路现态有关， 为穆尔型时序电路。 同步时序电路的时 钟方程可省去不写。 驱动方程： 1 写写 方方 程程 式式 2求状态方程求状态方程 JK触发器的特性方程： nnn QKQJQ 1 将各触发器的

5、驱动方程代入，即得电路的状态方程： nnnnnnnn nnnnnnnn nnnnnnnn QQQQQQKQJQ QQQQQQKQJQ QQQQQQKQJQ 202020000 1 0 010101111 1 1 121212222 1 2 现 态次 态输 出 nnn QQQ 012 1 0 1 1 1 2 nnn QQQY 3计算、列状态表计算、列状态表 nn nn nn nn QQY QQ QQ QQ 21 2 1 0 0 1 1 1 1 2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0

6、 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 1 0 0 000 10 0 0 1 0 1 1 1 2 Y Q Q Q n n n 000 10 1 0 1 0 1 1 1 2 Y Q Q Q n n n 000 10 0 1 1 0 1 1 1 2 Y Q Q Q n n n 000 10 1 1 1 0 1 1 1 2 Y Q Q Q n n n 110 01 0 0 1 0 1 1 1 2 Y Q Q Q n n n 110 01 1 0 1 0 1 1 1 2 Y Q Q Q n n n 000 01 0 1 1 0 1 1 1 2 Y Q Q Q n n n 000

7、01 1 1 1 0 1 1 1 2 Y Q Q Q n n n 4画状态图、时序图画状态图、时序图 000001011 /1/0 100110111 /0 /0 /0 /0 (a) 有效循环 010 101 (b) 无效循环 /0 /1 排列顺序： /Y nnn QQQ 012 状态图状态图 CP Q0 Q1 Q2 Y 5 电电 路路 功功 能能 时时 序序 图图 有效循环的6个状态分别是05这6个十进制数字的格 雷码，并且在时钟脉冲CP的作用下，这6个状态是按 递增规律变化的，即： 000001011111110100000 所以这是一个用格雷码表示的六进制同步加法计数器。 当对第6个脉冲

8、计数时，计数器又重新从000开始计数， 并产生输出Y1。 Q0 Q0 FF0 FF1 CP Y Q1 Q1 1T C1 1T C1 & =1 X “1” 输出方程： 输出与输入有关， 为米利型时序电路。 同步时序电路，时钟方程省去。 驱动方程： 1 写写 方方 程程 式式 nn QXQXY 11 1 0 01 T QXT n nnnn nnnn QQQTQ QQXQTQ 00000 1011 1 1 1 2求状态方程求状态方程 T触发器的特性方程： 将各触发器的驱动方程代入，即得电路的状态方程： nn QTQ 1 3计算、列状态表计算、列状态表 输入现 态次 态输出 X nn QQ 01 1

9、0 1 1 nn QQY 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 1 1 1 1 0 0 1 1 n nn nnn QXY QQ QQXQ 1 00 10 1 1 100 10 0000 0 1 1 Y Q Q n n 100 01 1100 0 1 1 Y Q Q n n 110 10 1010 0 1 1 Y Q Q n n 110 01 0110 0 1 1 Y Q Q n n 001 10 1001 0 1 1 Y Q Q n n 001 01 0101 0 1 1

10、Y Q Q n n 111 10 0011 0 1 1 Y Q Q n n 111 01 1111 0 1 1 Y Q Q n n 4 00 01 11 10 0/1 1/0 1/1 0/1 0/1 0/0 1/1 0/1 CP X Q0 Q1 Y (a) 状态图(b) 时序图 5 电电 路路 功功 能能 由状态图可以看出，当输入X 0时，在时钟脉冲CP 的作用下，电路的4个状态按递增规律循环变化，即： 0001101100 当X1时，在时钟脉冲CP的作用下，电路的4个状态 按递减规律循环变化，即： 0011100100 可见，该电路既具有递增计数功能，又具有递减计数 功能，是一个2位二进制同

11、步可逆计数器。 画状态图画状态图 时序图时序图 CP Q2 Q2 1D C1 1D C1 Q1 Q1 FF0 FF1 FF2 1D C1 Q0 Q0 电路没有单独的输出，为穆尔型时序电路。 异步时序电路，时钟方程： 驱动方程： 1 写写 方方 程程 式式 CPCPQCPQCP 00112 ， nnn QDQDQD 001122 ， 上升沿时刻有效 上升沿时刻有效 上升沿时刻有效 CP Q Q 00 1 0 011 1 1 122 1 2 nn nn nn QDQ QDQ QDQ DQ n 1 2求状态方程求状态方程 D触发器的特性方程： 将各触发器的驱动方程代入，即得电路的状态方程： 3计算、

12、列状态表计算、列状态表 现 态次 态注 nnn QQQ 012 1 0 1 1 1 2 nnn QQQ时钟条件 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 CP0 CP1 CP2 CP0 CP0 CP1 CP0 CP0 CP1 CP2 CP0 CP0 CP1 CP0 CP Q Q 0 1 0 01 1 1 12 1 2 nn nn nn QQ QQ QQ CP, 10 Q, 10 Q , 10 1 0 0 1 1 1 1 2 n n n Q Q Q

13、 CP, 01 0 0 1 0 1 1 1 2 n n n Q Q Q 不变 不变 CP, 10 Q, 01 0 1 0 0 1 1 1 2 n n n Q Q Q不变 CP, 01 1 0 1 0 1 1 1 2 n n n Q Q Q 不变 不变 CP, 10 Q, 10 Q , 01 1 0 0 1 1 1 1 2 n n n Q Q Q CP, 01 0 , 1 1 0 1 1 1 2 n n n Q Q Q 不变 不变 CP, 10 Q, 01 1 1 0 0 1 1 1 2 n n n Q Q Q不变 CP, 01 1 1 1 0 1 1 1 2 n n n Q Q Q 不变 不变

14、 000001010011 111110101100 (a) 状态图 (b) 时序图 CP Q0 Q1 Q2 排列顺序： nnn QQQ 012 4 5电路功能电路功能 由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状 态按递减规律循环变化，即： 000111110101100011010001000 电路具有递减计数功能，是一个3位二进制异步减法计数器。 画状态图、时序图画状态图、时序图 设计设计 要求要求 原始状原始状 态图态图 最简状最简状 态图态图 画电画电 路图路图 检查电检查电 路能否路能否 自启动自启动 12 4 6 3.2.3 时序逻辑电路的设计方法时序逻辑电路的设计方法

15、 选触发器，求时选触发器，求时 钟、输出、状态、钟、输出、状态、 驱动方程驱动方程 5 状态状态 分配分配 3 化简 1建立原始状态图建立原始状态图 设计一个按自然态序变化的7进制同步加法计数器，计数 规则为逢七进益，产生一个进位输出。 000001010011 /0 110101100 /0 /0 /0 /0 /0 排列顺序： /Y nnn QQQ 012 /1 状态化简状态化简2 状态分配状态分配3 已经最简。 已是二进制状态。 4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程 因需用3位二进制代码，选用3个CP下降沿触发的JK触发器， 分别用FF0、FF1、

16、FF2表示。 由于要求采用同步方案，故时钟方程为： CPCPCPCP 210 输出方程： nnQ QY 21 Y的卡诺图 00011110 00010 1000 nnQ Q 12 n Q0 (a) 1 0 n Q的卡诺图 00011110 01101 1000 nnQ Q 12 n Q0 (b) 1 1 n Q的卡诺图 00011110 00100 1101 nnQ Q 12 n Q0 (c) 1 2 n Q的卡诺图 00011110 00001 1011 nnQ Q 12 n Q0 nnnnnn nnnnnn nnnn nnnnn QQQQQQ QQQQQQ QQQQ QQQQQ 21201

17、 1 2 10210 1 1 0012 0102 1 0 1 不化简，以便使之与JK触发器的特性方程的形式一致。 nnQ QJ 120 、1 0 K n QJ 01 、 nnQ QK 021 nnQ QJ 012 、 n QK 12 Y FF0 FF1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 & 1 & & 比较，得驱动方程： nnnnnn nnnnnn nnnnn QQQQQQ QQQQQQ QQQQQ 21201 1 2 10210 1 1 0012 1 0 1 电电 路路 图图 5 nnn QKQJQ 1 检查电路能否自

18、启动检查电路能否自启动6 0 0 01 21201 1 2 10210 1 1 0012 1 0 nnnnnn nnnnnn nnnnn QQQQQQ QQQQQQ QQQQQ 将无效状态111代入状态方程计算： 可见111的次态为有效状态000， 电路能够自启动。 设计一个串行数据检测电路，当连续输入3个或3个以 上1时，电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输入Y 000000001000110 1 建立原始状态图建立原始状态图 S0S1 S2S3 设电路开始处于初始状态为S0。 第一次输入1时，由状态S0转入 状态S1，并输出0； 1/0 X

19、/Y 若继续输入1，由状态S1转入状 态S2，并输出0； 1/0 如果仍接着输入1，由状态S2转 入状态S3，并输出1； 1/1 此后若继续输入1，电路仍停 留在状态S3，并输出1。 1/1 电路无论处在什么状态， 只要输入0，都应回到初 始状态，并输出0，以便 重新计数。 0/0 0/0 0/0 0/0 0/0 1/0 1/0 1/0 1/0 0/0 (c) 二进制状态图 10 0/0 1/1 00 01 0/0 1/0 1/0 1/0 1/0 0/0 (b) 简化状态图 S2 0/0 1/1 S0 S1 原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也 相同的状态，称为等价状态。

20、状态化简就是将多个等价状态合并成 一个状态，把多余的状态都去掉，从而得到最简的状态图。 状态化简状态化简2状态分配状态分配3 1/0 0/0 1/1 0/0 0/0 1/0 1/1 (a) 原始状态图 S3 S2 0/0 S0 S1 所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都 为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态 S0。所以它们可以合并为一个状态，合并后的状态用S2表示。 S0=00 S1=01 S2=10 4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程 选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表

21、示。采用 同步方案，即取： 输 出 方 程 n XQY 1 状 态 方 程 (a) 1 0 n Q的卡诺图 X00011110 0000 1100 nnQ Q 01 nnn QQXQ 01 1 0 nnnn XQQXQQ 110 1 1 (b) 1 1 n Q的卡诺图 X00011110 0000 1011 nnQ Q 01 Y的卡诺图 X00011110 0000 1001 nnQ Q 01 nnnn nnnn XQQXQQ QQQXQ 110 1 1 001 1 0 0 nnn QKQJQ 1 比较，得驱动方程： 电电 路路 图图 5 XKXQJ KQXJ n n 101 010 1 Y

22、FF0 FF1 1 X Q1 Q1 1J C1 1K 1J C1 1K & Q0 Q0CP & 1 & 检查电路能否自启动检查电路能否自启动6 001101 0/0 1/1 将无效状态11代入输出 方程和状态方程计算： 电路能够 自启动。 设计一个异步时 序电路，要求如 右图所示状态图。 000001010 101100011 /0 /0 /0 /0 /1 /0 排列顺序： /Y nnn QQQ 012 4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程 选用3个CP上升沿触发的D触发器，分别用FF0、FF1、FF2表示。 输 出 方 程 00011110 0000

23、 1001 nnQ Q 12 n Q0 Y的卡诺图 nnQ QY 02 次 态 卡 诺 图 00011110 0001011101 1010100000 n Q0 nnQ Q 12 次态卡诺图 CP Q0 Q1 Q2 t1 t2 t3 t4 t5 t6 时钟方程： CPCP 0 01 QCP 02 QCP FF0每输入一个CP翻转一次，只能选CP。 FF1在t2、t4时刻翻转，可选Q0。 FF2在t4、t6时刻翻转，可选Q0。 CP Q0 Q1 Q2 t1 t2 t3 t4 t 5 t6 (a) 1 0 n Q的卡诺图 00011110 0111 1000 nnQ Q 12 n Q0 nn Q

24、Q 0 1 0 nnn QQQ 12 1 1 nn QQ 1 1 2 00011110 0 1100 nnQ Q 12 n Q0 (b) 1 1 n Q的卡诺图(c) 1 2 n Q的卡诺图 00011110 0 1010 nnQ Q 12 n Q0 00011110 0001011101 1010100000 n Q 0 nnQ Q 12 次态卡诺图 n nn n QD QQD QD 12 121 00 Q2 Q2 Y Q0 Q0 FF0 FF1 FF2 Q1 Q1 1D C1 & CP 1D C1 &1D C1 电电 路路 图图 5 检查电路能否自启动检查电路能否自启动6 将无效状态110

25、、111 代入输出方程和状态 方程计算： 电路能够 自启动。 特性方程： 110111100 /0 /1 本节小结： 时序电路的特点是：在任何时刻的输出不仅和时序电路的特点是：在任何时刻的输出不仅和 输入有关，而且还决定于电路原来的状态。为了记忆输入有关，而且还决定于电路原来的状态。为了记忆 电路的状态，时序电路必须包含有存储电路。存储电电路的状态，时序电路必须包含有存储电路。存储电 路通常以触发器为基本单元电路构成。路通常以触发器为基本单元电路构成。 时序电路可分为同步时序电路和异步时序电路时序电路可分为同步时序电路和异步时序电路 两类。它们的主要区别是，前者的所有触发器受同一两类。它们的主

26、要区别是，前者的所有触发器受同一 时钟脉冲控制，而后者的各触发器则受不同的脉冲源时钟脉冲控制，而后者的各触发器则受不同的脉冲源 控制。控制。 时序电路的逻辑功能可用逻辑图、状态方程、时序电路的逻辑功能可用逻辑图、状态方程、 状态表、卡诺图、状态图和时序图等状态表、卡诺图、状态图和时序图等6 6种方法来描述，种方法来描述， 它们在本质上是相通的，可以互相转换。它们在本质上是相通的，可以互相转换。 时序电路的分析，就是由逻辑图到状态图的转换；时序电路的分析，就是由逻辑图到状态图的转换； 而时序电路的设计，在画出状态图后，其余就是由状而时序电路的设计，在画出状态图后，其余就是由状 态图到逻辑图的转换

27、。态图到逻辑图的转换。 3.3 计数器计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计 数 器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 3.3.1 二进制计数器二进制计数器 1 1、二进制同步计数器、二进制同步计数器 3位二进制同步加法计数器位二进制同步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序： /C nnn QQQ 012 选用3个CP下降沿触发的JK触发器，

28、 分别用FF0、FF1、FF2表示。 状 态 图 nnn QQQC 012 输出方程： CPCPCPCP 210 时钟方程： CP Q 0 Q 1 Q 2 C 时 序 图 FF0每输入一个时钟脉 冲翻转一次 FF1在Q0=1时，在下一个CP 触发沿到来时翻转。 FF2在Q0=Q1=1时，在下一个 CP触发沿到来时翻转。 1 00 KJ n QKJ 011 nnQ QKJ 0122 Q0 Q0 C FF0 FF1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & & 1 & 电路图 由于没有无 效状态，电 路能自启动。 nnn n n nnn nn

29、n QQQQKJ QQKJ QKJ KJ 013211 0122 011 00 1 推广到 n位二 进制同 步加法 计数器 驱动方程 输出方程 nnn n n n QQQQC 0121 3位二进制同步减法计数器位二进制同步减法计数器 选用3个CP下降沿触发的JK触发器， 分别用FF0、FF1、FF2表示。 状态图 输出方程： 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序： /B nnn QQQ 012 CPCPCPCP 210 时钟方程： nnn QQQB 012 CP Q 0 Q 1 Q 2 B 时 序 图 FF0每输入一个时钟

30、脉 冲翻转一次 FF1在Q0=0时，在下一个CP 触发沿到来时翻转。 FF2在Q0=Q1=0时，在下一个 CP触发沿到来时翻转。 1 00 KJ n QKJ 011 nnQ QKJ 0122 Q0 Q0 B 1 FF0 FF1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & & & 电路图 由于没有无 效状态，电 路能自启动。 nnn n n nnn nn n QQQQKJ QQKJ QKJ KJ 013211 0122 011 00 1 推广到 n位二 进制同 步减法 计数器 驱动方程 输出方程 nnn n n n QQQQB 0121 3位二

31、进制同步可逆计数器位二进制同步可逆计数器 设用U/D表示加减控制信号，且U/D0时作加计数，U/D 1 时作减计数，则把二进制同步加法计数器的驱动方程和U/D相 与，把减法计数器的驱动方程和U/D相与，再把二者相加，便 可得到二进制同步可逆计数器的驱动方程。 nnnn nn QQDUQQDUKJ QDUQDUKJ KJ 010122 0011 00 / / 1 输出方程 nnnnnn QQQDUQQQDUBC 210210 / Q0 Q0 C/B 1 FF0 FF 1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K 1&1&1& 1 U/D 电路图

32、74LS161 Q0 Q1 Q2 Q3 (b) 逻辑功能示意图 (a) 引脚排列图 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD 4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163 CR=0时异步清零。CR=1、LD=0时同步置数。 CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行 同步二进制计数。 CR=LD=1且CPTCPP=0时，计数器

33、状态保持不变。 CC4520 Q0 Q1 Q2 Q3 (b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 9 CC4520 1 2 3 4 5 6 7 8 VDD 2CR 2Q3 2Q2 2Q1 2Q0 2EN 2CP 1CP 1EN 1Q0 1Q1 1Q2 1Q3 1CR VSS EN CP CR 双双4位集成二进制同步加法计数器位集成二进制同步加法计数器CC4520 CR=1时，异步清零。 CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。 CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。 CR=0、EN=0或CR=0、CP=1时，计数器状

34、态保持不变。 D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3 (b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 9 74LS191 1 2 3 4 5 6 7 8 VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP 4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191 U/D是加减计数控制端；CT是使能端；LD是异步置数控制端； D0D3是并行数据输入端；Q0Q3是计数器状态输出端； CO/BO是进位借位信号输出端；RC是多个芯片

35、级联时级间串行 计数使能端，CT0，CO/BO1时，RCCP，由RC端产生的 输出进位脉冲的波形与输入计数脉冲的波形相同。 4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS193 BO CO LD 74LS193 Q0 Q1 Q2 Q3 (b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 9 74LS193 1 2 3 4 5 6 7 8 VCC D0 CR CO BO LD D2 D3 D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPD CR是异步清零端，高电平有效；LD是异步置数端，低电平有效；

36、CPU是加法计数脉冲输入端；CPD是减法计数脉冲输入端； D0 D3是并行数据输入端；Q0Q3是计数器状态输出端； CO是进位 脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要 把低位的CO端、BO端分别与高位的CPU、CPD连接起来，各个芯 片的CR端连接在一起，LD端连接在一起，就可以了。 2 2、二进制异步计数器、二进制异步计数器 3位二进制异步加法计数器位二进制异步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序： /C nnn QQQ 012 状 态 图 选用3个CP下降沿触发的JK触发器， 分别

37、用FF0、FF1、FF2表示。 输出方程： nnn QQQC 012 时钟方程： CP Q 0 Q 1 Q 2 C 时 序 图 FF0每输入一个时钟脉 冲翻转一次， FF1在Q0由1变0时翻转， FF2在Q1由1变0时翻转。 CPCP 0 01 QCP 12 QCP 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时 没有下降沿，所以3个触发器都应接成T型。 1 1 1 22 11 00 KJ KJ KJ C Q0 Q1 Q2 Q0 Q1 Q2 1 FF0 FF 1 FF2 CP 1J C1 1K 1J C1 1K 1J C1 1K & 驱动方程： 电路图 3位二进制异步减法计数器位二进制

38、异步减法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0 排列顺序： /B nnn QQQ 012 状 态 图 选用3个CP下降沿触发的JK触发器， 分别用FF0、FF1、FF2表示。 输出方程： nnn QQQB 012 CP Q0 Q1 Q2 时钟方程： 时 序 图 FF0每输入一个时钟脉 冲翻转一次， FF1在Q0由0变1时翻转， FF2在Q1由0变1时翻转。 CPCP 0 01 QCP 12 QCP 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时 没有下降沿，所以3个触发器都应接成T型。 1 1 1 22 11 00 K

39、J KJ KJ 驱动方程： 电路图 CP Q0 Q1 Q2 Q0 Q1 Q2 B FF0 FF1 FF2 C1 C1 C1 & T触发器的触发沿 连 接 规 律 上 升 沿下 降 沿 加 法 计 数 1 ii QCP 1 ii QCP 减 法 计 数 1 ii QCP 1 ii QCP 二进制异步计数器二进制异步计数器 级间连接规律级间连接规律 4位集成二进制异步加法计数器位集成二进制异步加法计数器74LS197 CP1 CP0 74LS197 Q0 Q1 Q2 Q3 (b) 逻辑功能示意图(a) 引脚排列图 14 13 12 11 10 9 8 74LS197 1 2 3 4 5 6 7 V

40、CC CR Q3 D3 D1 Q1 CP0 CT/LD Q2 D2 D0 Q0 CP1 GND D0 D1 D2 D3 CT/ LD CR CR=0时异步清零。CR=1、CT/LD=0时异步置数。 CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CP加在 CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加 法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数器， FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1位二 进制即二进制计数器。 选用4个CP下降沿触发 的JK触发器，分别用FF0、 FF1、FF2 、FF3表示。 0000000100100

41、0110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0 排列顺序： /C nnnn QQQQ 0123 3.3.2 十进制计数器十进制计数器 1 1、十进制同步计数器、十进制同步计数器 状 态 图 输出方程： 时钟方程： nnQ QC 03 CPCPCPCPCP 3210 C 的卡诺图 00011110 00000 01001 1100 1000 nnQ Q 23 nnQ Q 01 十进制同步十进制同步 加法计数器加法计数器 (a) 1 0 n Q的卡诺图 00011110 00111 01000 1100 1011 nnQ Q 2

42、3 nnQ Q 01 nnQ Q 01 00011110 00000101011001 01001001100000 1101001000 1000110111 nnQ Q 23 次态卡诺图 nnnn QQQQ 000 1 0 11 (b) 1 1 n Q的卡诺图 00011110 00000 01110 1100 1011 nnQ Q 23 nnQ Q 01 nnnnnn QQQQQQ 10103 1 1 00011110 00010 01010 1110 1001 nnQ Q 23 nnQ Q 01 (c) 1 2 n Q的卡诺图 nnnnnn nnnnnnnn QQQQQQ QQQQQQ

43、QQ 201201 0212012 1 2 00011110 00001 01000 1101 1000 nnQ Q 23 nnQ Q 01 (d) 1 3 n Q的卡诺图 nnnnnnn QQQQQQQ 303012 1 3 状态方程 nnnn nn nnn QKQQQJ QQKJ QKQQJ KJ 030123 0122 01031 00 , , 1 C FF0 FF 1 FF2 FF3 Q1 Q1 Q0 Q0 1 CP Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & & & Q3 Q3 1J C1 1K & 电路图 比较，得驱动方程： 将无效状态10101111分别

44、代入状态方程进行计算，可以验证 在CP脉冲作用下都能回到有效状态，电路能够自启动。 nnnnnnn nnnnnnn nnnnnn nnn QQQQQQQ QQQQQQQ QQQQQQ QQQ 303012 1 3 201201 1 2 10103 1 1 00 1 0 11 nnn QKQJQ 1 十进制同步减法计数器十进制同步减法计数器 选用4个CP下降沿触发 的JK触发器，分别用FF0、 FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 排列顺序： /B nnnn

45、QQQQ 0123 状 态 图 输出方程： 时钟方程： nnnn QQQQB 0123 CPCPCPCPCP 3210 B 的卡诺图 00011110 00100 01000 1100 1000 nnQ Q 23 nnQ Q 01 (a) 1 0 n Q的卡诺图 00011110 00111 01000 1100 1011 nnQ Q 23 nnQ Q 01 nnQ Q 01 00011110 00100100110111 01000001001000 1100100110 1000010101 nnQ Q 23 nnnn QQQQ 000 1 0 11 (b) 1 1 n Q的卡诺图 000

46、11110 00011 01000 1111 1000 nnQ Q 23 nnQ Q 01 nnnnnn nnnnnnnnn QQQQQQ QQQQQQQQQ 101032 01013012 1 1 nnnnnn nnnnnnnn QQQQQQ QQQQQQQQ 201203 0212023 1 2 nnnnnnn QQQQQQQ 303012 1 3 状态方程 00011110 00001 01010 1101 1001 nnQ Q 23 nnQ Q 01 (c) 1 2 n Q的卡诺图 00011110 00100 01001 1100 1000 nnQ Q 23 nnQ Q 01 (d)

47、 1 3 n Q的卡诺图 次 态 卡 诺 图 Q0 Q0 FF0 FF1 FF2 FF3 B Q1 Q1 Q2 Q2 1 CP 1J C1 1K 1J C1 1K 1J C1 1K & & & Q3 Q3 1J C1 1K & & & 比较，得驱动方程： 将无效状态10101111分别代入状态方程进行计算，可以验证 在CP脉冲作用下都能回到有效状态，电路能够自启动。 nnnn nnnn nnnn QKQQQJ QQKQQJ QKQQQJ KJ 030123 012032 010231 00 , , , 1 电路图 nnnnnnn nnnnnnn nnnnnnn nnn QQQQQQQ QQQQ

48、QQQ QQQQQQQ QQQ 303012 1 3 201203 1 2 101023 1 1 00 1 0 11 nnn QKQJQ 1 十进制同步可逆计数器十进制同步可逆计数器 集成十进制同步计数器集成十进制同步计数器 集成十进制同步加法计数器74160、74162的引脚排列图、逻 辑功能示意图与74161、74163相同，不同的是，74160和 74162是十进制同步加法计数器，而74161和74163是4位二进 制（16进制）同步加法计数器。此外，74160和74162的区别 是，74160采用的是异步清零方式，而74162采用的是同步清 零方式。 74190是单时钟集成十进制同步可

49、逆计数器，其引脚排列图 和逻辑功能示意图与74191相同。 74192是双时钟集成十进制同步可逆计数器，其引脚排列图 和逻辑功能示意图与74193相同。 把前面介绍的十进制加法计数器和十进制减法计数器用与或 门组合起来，并用U/D作为加减控制信号，即可获得十进制 同步可逆计数器。 选用4个CP上升沿触发 的D触发器，分别用FF0、 FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0 排列顺序： /C nnnn QQQQ 0123 2 2、十进制异步计数器、十进制异步计数器

50、 状 态 图 输出方程： nnQ QC 03 C 的卡诺图 00011110 00000 01001 1100 1000 nnQ Q 23 nnQ Q 01 十进制异步加法计数器十进制异步加法计数器 CP Q0 Q1 Q2 Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 时 序 图 时 钟 方 程 CPCP 0 01 QCP 12 QCP FF0每输入一个CP翻转一次，只能选CP。 FF1在t2、t4、t6、t8时刻翻转，可选Q0。 FF2在t4、t8时刻翻转，可选Q1。 FF3在t8、t10时刻翻转，可选Q0。 03 QCP (a) 1 0 n Q的卡诺图 0001111

51、0 00111 01000 1100 1011 nnQ Q 23 nnQ Q 01 CP Q0 Q1 Q2 Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 状 态 方 程 nn QQ 0 1 0 (b) 1 1 n Q的卡诺图 00011110 00 01110 1100 10 nnQ Q 23 nnQ Q 01 nnn QQQ 13 1 1 00011110 00 01 1110 10 nnQ Q 23 nnQ Q 01 (c) 1 2 n Q的卡诺图 nn QQ 2 1 2 00011110 00 01000 1101 10 nnQ Q 23 nnQ Q 01 (d)

52、1 3 n Q的卡诺图 nnn QQQ 12 1 3 nn n nn n QQD QD QQD QD 123 22 131 00 nnn nn nnn nn QQQ QQ QQQ QQ 12 1 3 2 1 2 13 1 1 0 1 0 DQ n 1 比较，得驱动方程： Q0 Q0 Y FF0 FF1 FF2 FF3 Q2 Q2 Q1 Q1 Q3 Q3 1D C1 1D C1 & CP & 1D C1 &1D C1 电路图 将无效状态10101111分别代入状态方程进行计算，可以验证 在CP脉冲作用下都能回到有效状态，电路能够自启动。 十进制异步减法计数器十进制异步减法计数器 选用4个CP上升

53、沿触发 的JK触发器，分别用FF0、 FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 排列顺序： /B nnnn QQQQ 0123 状 态 图 输出方程： nnnn QQQQB 0123 B 的卡诺图 00011110 00100 01000 1100 1000 nnQ Q 23 nnQ Q 01 CP Q0 Q1 Q2 Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 时 序 图 时 钟 方 程 CPCP 0 01 QCP 12 QCP FF0每

54、输入一个CP翻转一次，只能选CP。 FF1在t2、t4、t6、t8时刻翻转，可选Q0。 FF2在t4、t8时刻翻转，可选Q1。 FF3在t8、t10时刻翻转，可选Q0。 03 QCP CP Q0 Q1 Q2 Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 (a) 1 0 n Q的卡诺图 00011110 00111 01000 1100 1011 nnQ Q 23 nnQ Q 01 状 态 方 程 nn QQ 0 1 0 (b) 1 1 n Q的卡诺图 00011110 00011 01 11 1000 nnQ Q 23 nnQ Q 01 nnnnn QQQQQ 1213

55、1 1 00011110 0001 01 11 10 nnQ Q 23 nnQ Q 01 (c) 1 2 n Q的卡诺图 nn QQ 2 1 2 00011110 00100 01 11 1000 nnQ Q 23 nnQ Q 01 (d) 1 3 n Q的卡诺图 nnnn QQQQ 123 1 3 Q0 Q0 B FF0 FF1 FF2 FF3 Q2 Q2 Q1 Q1 Q3 Q3 1J C1 1K 1J C1 1K & CP & 1J C1 1K 1J C1 1K 1 1 比较，得驱动方程： 电路图 将无效状态10101111分别代入状态方程进行计算，可以验证 在CP脉冲作用下都能回到有效状

56、态，电路能够自启动。 1 1 1 1 3123 22 1231 00 KQQJ KJ KQQJ KJ nn nn ， ， nnnnn nnn nnnnn nnn QQQQQ QQQ QQQQQ QQQ 3312 1 3 22 1 2 1123 1 1 00 1 0 1 11 1)( 11 nnn QKQJQ 1 CP1 R0A R0B NC VCC S0A S0B 14 13 12 11 10 9 8 74LS90 1 2 3 4 5 6 7 CP0 NC Q0 Q3 GND Q1 Q2 74LS90 S0A S0B R0A R0B Q0 Q3 Q1 Q2 CP0 CP1 (a) 引脚排列图(

57、b) 逻辑功能示意图 集集 成成 十十 进进 制制 异异 步步 计计 数数 器器 74 LS 90 输 入输 出 R0A R0B S0A S0B CP0 CP1 1 3 1 2 1 1 1 0 nnnn QQQQ 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 Q0 0 0 Q1 0 0 0 0 (清零) 0 0 0 0 (清零) 1 0 0 1 (置 9) 二进制计数 五进制计数 8421码十进制计数 5421码十进制计数 3.3.3 N进制计数器进制计数器 1 1、用同步清零端或置数、用同步清零端或置数 端归零构成端归零构成N进置计数器进置计数器 2 2、用异步清零端或置数

58、、用异步清零端或置数 端归零构成端归零构成N进置计数器进置计数器 （1）写出状态SN-1的二进 制代码。 （2）求归零逻辑，即求同 步清零端或置数控制端信 号的逻辑表达式。 （3）画连线图。 （1）写出状态SN的二进制 代码。 （2）求归零逻辑，即求异 步清零端或置数控制端信 号的逻辑表达式。 （3）画连线图。 利用集成计数器的清零端和置数端实现归零，从而构成按自然 态序进行计数的N进制计数器的方法。 在前面介绍的集成计数器中，清零、置数均采用同步方式的有 74LS163；均采用异步方式的有74LS193、74LS197、74LS192； 清零采用异步方式、置数采用同步方式的有74LS161、

59、 74LS160；有的只具有异步清零功能，如CC4520、74LS190、 74LS191；74LS90则具有异步清零和异步置9功能。 用74LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。 （3）画连线图。 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP & 1 1 (a) 用同步清零端 CR 归零 74LS163 nnn N NQQQPPPPLDCR 013111 111, SN-1S12-1S111011 （2）求归零逻辑。 D0D3可随意处理可随意处理D0D3必须都接必须都接0 CO LD CR Q0 Q1 Q2 Q3

60、D0 D1 D2 D3 CTT CTP CP & 1 1 (b) 用同步置数端 LD 归零 74LS163 用74LS197来构成一个十二进制计数器。 （1）写出状态SN的二进制代码。 （3）画连线图。 nn N NQQPPPPLDCTCR 231 12,/ SNS121100 （2）求归零逻辑。 D0D3可随意处理可随意处理D0D3必须都接必须都接0 CT/LD CR CP1 CP0 Q0 Q1 Q2 Q3 D0 D1 D2 D3 & 1 (a) 用异步清零端 CR 归零 CP 74LS197 CP CP1 CP0 CT/LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 & 1 (