异步时序逻辑电路分析_第1页
异步时序逻辑电路分析_第2页
异步时序逻辑电路分析_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、72 2 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法和同步时序逻辑电路的基本相同，但在异步时序逻辑电路中，只有部分触发器由计数脉冲信号源CP触发，而其它触发器则由电路内部信号触发。在分析异步时序逻辑电路时，应考虑各个触发器的时钟条件，即应写出时钟方程。这样，各个触发器只有在满足时钟条件后，其状态方程才能使用。这也是异步时序逻辑电路 在分析方法上与同步时序逻辑电路的根本不同点，应引起足够的重视。分析举例例、试分析下图所示电路的逻辑功能，并画出状态转换图和时序图。解： 由上图可看出， FF1的时钟信号输入端未和输入时钟信号源CP相连，它是由FF0 的 Q0端输出的负跃变信号来触发的，所以

2、是异步时序逻辑电路。 写方程式：时钟方程： FF 和 FF由 CP的下降沿触发。FF 由 Q输出的下降沿触发。驱动方程：输出方程：状态方程： 列状态转换真值表：状态方程只有在满足时钟条件后，将现态的各种取值代入计算才是有效的。设现态为000，代入输出方程和状态方程中进行计算，可以得出该逻辑电路的状态转换真值表：现态次态输出时钟脉冲YCP2CP1CP000000100010100010011001110001000001表中的第一行取值，在现态000 时，先计算次态为01，由于 CP Q ，其由 0 跃到 1为正跃变，故 FF保持 0态不变，这时001。表中的第二行取值，在现态为 001 时，得00，这时 CP 由1跃到 0为负跃变， FF由 0态翻到 1态，这时010。其余依此类推。 逻辑功能说明：由上表可看出，该电路在输入第 5 个计数脉冲时，返回初始的 000 状态，同时输出端 Y 输出一个负跃变的进位信号，因此，该电路为异步五进制计数器。 状态转换

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论