CPU和外设数据传送方式

1、CPU和外设数据传送方式 第四章第四章 微机和外设的数据传输微机和外设的数据传输 主要内容：主要内容： CPU和外设之间的数据传送方式：和外设之间的数据传送方式： 中断方式中断方式 DMA方式方式 无条件传送方式无条件传送方式 条件传送方式条件传送方式查询方式查询方式 中断中断 中断基本原理中断基本原理 8086的中断系统的中断系统 中断的引申及分类中断的引申及分类 DMA DMA的基本原理的基本原理 DMA工作过程工作过程 CPU和外设数据传送方式 处处 理理 器器 子子 系系 统统 系系 统统 总总 线线 形形 成成 存存储储器器 I I/ /O O接接口口 I I/ /O O设设备备 系

2、系统统总总线线B BU US S 地地址址总总线线A AB B 数数据据总总线线D DB B 控控制制总总线线C CB B 图图（3 3. .1 1） 微微型型计计算算机机的的系系统统组组成成 微型计算机系统硬件系统硬件组成 CPU和外设数据传送方式 问题：为什么存储器可以直接挂在系统总线上？问题：为什么存储器可以直接挂在系统总线上？ 而外设不能直接直接挂在系统总线上？而外设不能直接直接挂在系统总线上？ 2外部设备特点外部设备特点 （1）品种繁多。）品种繁多。 （2）工作速度一般比）工作速度一般比CPU慢，且速度的分布慢，且速度的分布 也相当宽。也相当宽。 （3）信号类型与信息格式多样化。）信

3、号类型与信息格式多样化。 1存储器特点存储器特点 （1）功能单一，品种有限）功能单一，品种有限 （2）速度与）速度与CPU匹配匹配 CPU和外设数据传送方式 AB DB CB CPU I/O 接接 口口 I/O 设备设备 端口端口 数据数据 控制控制 状态状态 1 I/O接口接口(Interface) I/O接口是一电子电路接口是一电子电路(以以IC芯片或接口板形式出芯片或接口板形式出 现现 )，其内有若干专用寄存器和相应的控制逻辑电路构，其内有若干专用寄存器和相应的控制逻辑电路构 成。它是成。它是CPU和和I/O设备之间交换信息的媒介和桥梁。设备之间交换信息的媒介和桥梁。 CPU和外设数据传

4、送方式 信息格式信息格式 时序匹配时序匹配 速度匹配速度匹配(Buffer) 对传送数据提供缓冲，以消除计算机与外设在对传送数据提供缓冲，以消除计算机与外设在 “定时定时”或数据处理速度上的差异或数据处理速度上的差异 4.1 I/O接口的基本功能接口的基本功能 信号形式匹配信号形式匹配 A/D、D/A；串串/并并 、并、并/串串 信号电平和驱动能力信号电平和驱动能力 电平转换、增加驱动能力电平转换、增加驱动能力 CPU和外设数据传送方式 数据总线 控制总线 地址总线 数据缓冲器 读/写/中断 控制逻辑 数据端口 控制端口 状态端口 端口 地址 译码 外部 设备 接口电路 数据线 控制线 状态线

5、 一一. I/O端口端口 I/O接口通常包含一组能够与处理器交换信息的寄存器，称为接口通常包含一组能够与处理器交换信息的寄存器，称为I/O 端口寄存器，简称为端口寄存器，简称为I/O端口。端口。 （ 接口中可寻址并进行读写的寄存器。）接口中可寻址并进行读写的寄存器。） 4.2 I/O接口中的接口中的I/O端口端口 CPU和外设数据传送方式 1. 一个外设与一个外设与CPU交换信息往往需要几个端口：交换信息往往需要几个端口： 数据端口数据端口 控制端口控制端口 状态端口状态端口 CPU对外设的访问实际上是通过对对外设的访问实际上是通过对I/O端口的访问来端口的访问来 实现的。实现的。 CPU对外

6、设的各种操作（向外设发出控制命令、查询外设的状态对外设的各种操作（向外设发出控制命令、查询外设的状态 向外设输出数据、从外设获得数据），均归结为对接口电路中各向外设输出数据、从外设获得数据），均归结为对接口电路中各 端口的读端口的读/写操作（写操作（IN/OUT指令）。指令）。 存放数据信息存放数据信息 存放状态信息，即反映外设当前工作状态的信息存放状态信息，即反映外设当前工作状态的信息 状态信息与控制信息可以广义地看作数据信息，状态信息与控制信息可以广义地看作数据信息， 通过数据总线传送。通过数据总线传送。 存放控制命令存放控制命令 CPU和外设数据传送方式 二、二、I/O端口的编址方式端口

7、的编址方式 I/O端口独立编址端口独立编址 I/O端口与存储单元统一编址端口与存储单元统一编址 端口地址：端口地址： 在微机系统中，每个端口分配有唯一的地址码，称之为端口地址：在微机系统中，每个端口分配有唯一的地址码，称之为端口地址： I/O端口的编址方式端口的编址方式 CPU和外设数据传送方式 1. 统一编址 把外设接口与内存 统一进行编址。各 占据统一地址空间 的不同部分。 优点 指令统一，灵活； 访问控制信号统一。 缺点 内存可用地址空间 减小 0 地址空间(共1MB) 内存地址 (960KB) I/O地址 (64KB) FFFFFH EFFFFH F0000H CPU和外设数据传送方式

8、 2. 独立编址 外设地址空间和内存地址空间相互独立相互独立。 优点：内存地址空间不受I/O编址的影响 缺点：I/O指令功能较弱 0 I/O地址 1MB FFFFFH 0 内存地址 1MB FFFFFH CPU和外设数据传送方式 8088/8086 CPU的I/O编址方式 采用采用I/O独立编址方式独立编址方式 最小模式下，通过控制总线中的最小模式下，通过控制总线中的 来区分访问存储器还是来区分访问存储器还是IO 端口；端口； 最大模式下通过控制总线最大模式下通过控制总线 、 IOR 、 IOW 区分访问存储器还是区分访问存储器还是IO端口；端口； I/O操作只使用20根地址线中的16根： A

9、15 A0 I/O地址范围为0FFFFH IBM PC只使用了只使用了1024个个I/O地址(03FFH) M/IO 8 8 0 0 8 8 6 6 总 线 A19-A0 A9-A0 MEMR、MEMW IOR、IOW 、AEN 存储器存储器 输入输入/输出输出 MEMR、MEMW CPU和外设数据传送方式 在接口电路的设计中，可把几个端口设计为相同在接口电路的设计中，可把几个端口设计为相同 的端口地址：的端口地址： （1）对数据输入端口只进行读操作（）对数据输入端口只进行读操作（IN），对），对 数据输出端口仅进行写操作（数据输出端口仅进行写操作（OUT），因此，数），因此，数 据输入端口和

10、数据输出端口可使用相同的地址，据输入端口和数据输出端口可使用相同的地址， 接口电路用读写控制信号来区分。接口电路用读写控制信号来区分。 IN AL，80H OUT 80H，AL （2）由于对状态端口只进行读操作（）由于对状态端口只进行读操作（IN），对），对 控制端口仅进行写操作（控制端口仅进行写操作（OUT），因此，状态端），因此，状态端 口和控制端口可使用相同的地址。口和控制端口可使用相同的地址。 IN AL， 81H OUT 81H，AL CPU和外设数据传送方式 q系统板上的系统板上的I/O芯片芯片 大多是可编程的大规模集成电路，完成相应的接口操作。大多是可编程的大规模集成电路，完成相

11、应的接口操作。 如定时如定时/计数器、中断控制器、计数器、中断控制器、DMA控制器、并行接口、控制器、并行接口、 键盘控制器等。键盘控制器等。 qI/O扩展槽上的接口控制卡扩展槽上的接口控制卡 由若干个集成电路按一定的逻辑组成的一个部件。由若干个集成电路按一定的逻辑组成的一个部件。 如软驱卡、硬驱卡、图形卡、声卡、打印卡、串行通信卡如软驱卡、硬驱卡、图形卡、声卡、打印卡、串行通信卡 等等 4.3 I/O接口硬件分类接口硬件分类 I/O接口的硬件分成两类：接口的硬件分成两类： CPU和外设数据传送方式 I/O端口地址分配端口地址分配 PC微机微机I/O地址线可有地址线可有16根，对应的根，对应的

12、 I/O端口编址可达端口编址可达64K字节，其端口地址译字节，其端口地址译 码是采用部分译码法，即只使用了低码是采用部分译码法，即只使用了低10位地位地 址线一个址线一个A0A9，故其，故其I/O端口地址范围是端口地址范围是 0000H003FFH，总共只有，总共只有1024个端口。个端口。 CPU和外设数据传送方式 表表2.1 2.1 系统板上接口芯片的端口地址系统板上接口芯片的端口地址 I/O芯片名称芯片名称 端口地址端口地址 DMA控制器控制器1 00001FH DMA控制器控制器2 0C00DFH DMA页面寄存器页面寄存器 08009FH 中断控制器中断控制器1 02003FH 中断

13、控制器中断控制器2 0A00BFH 定时器定时器 04005FH 并行接口芯片（键盘接口）并行接口芯片（键盘接口） 06006FH RT/CMOS RAM 07007FH 协处理器协处理器 0F00FFH CPU和外设数据传送方式 2.2 I/O端口地址分配 表表2.22.2扩展槽上接口控制卡的端口地址扩展槽上接口控制卡的端口地址 I/0I/0接口名称接口名称 端口地址端口地址 游戏控制卡游戏控制卡 20020020FH20FH 并行口控制卡并行口控制卡1 3701 37037FH37FH 并行口控制卡并行口控制卡2 2702 27027FH27FH 串行口控制卡串行口控制卡1 3F81 3F

14、83FFH3FFH 串行口控制卡串行口控制卡2 2F02 2F02FFH2FFH 原型插件板（用户可用）原型插件板（用户可用） 30030031FH31FH 同步通信卡同步通信卡1 3A01 3A03AFH3AFH 同步通信卡同步通信卡2 3802 38038FH38FH 单显单显MDA 3B0MDA 3B03BFH3BFH 彩显彩显CGA 3D0CGA 3D03DFH3DFH 彩显彩显EGA/VGA 3C0EGA/VGA 3C03CFH3CFH 硬驱控制卡硬驱控制卡 1F01F01FFH1FFH 软驱控制卡软驱控制卡 3F03F03F7H3F7H PCPC网卡网卡 36036036FH36F

15、H CPU和外设数据传送方式 三、三、I/O地址空间的选用地址空间的选用 凡是被系统配置占用了的地址一律不能使凡是被系统配置占用了的地址一律不能使 用；用； 未被占用的地址，用户可以使用，但申明未被占用的地址，用户可以使用，但申明 保留的地址，不要使用。保留的地址，不要使用。 用户可使用用户可使用300H31FH地址。地址。 CPU和外设数据传送方式 4.4 输入输出的控制方式 主机与外设之间数据传送的控制方式有以下三种： 程序方式程序方式 中断方式中断方式 直接存储器存取直接存储器存取(DMA, Direct Memory Access) CPU和外设数据传送方式 程序传送方式程序传送方式

16、CPU与外设间的数据交换在程序（指令与外设间的数据交换在程序（指令)控制下进行。控制下进行。 又分为：无条件程序传送；又分为：无条件程序传送； 条件传送即程序查询条件传送即程序查询; CPU和外设数据传送方式 1 无条件程序传送方式无条件程序传送方式 适用于总是处于准备好状态的外设适用于总是处于准备好状态的外设 以下外设可采用无条件传送方式：以下外设可采用无条件传送方式： 开关开关 发光器件发光器件(如发光二极管、如发光二极管、7段数码管、灯泡段数码管、灯泡 等等) 继电器继电器 步进电机步进电机 优点：软件及接口硬件简单优点：软件及接口硬件简单 缺点：只适用于慢速简单外设，适应范围较窄缺点：

17、只适用于慢速简单外设，适应范围较窄 认为外设已经准备就绪，直接与外设传送数据认为外设已经准备就绪，直接与外设传送数据 CPU和外设数据传送方式查询方式的流程图 超时超时? READY?READY? 与外设进与外设进 行数据交换行数据交换 超时错超时错 读入并测试外设状态读入并测试外设状态 Y N Y N 传送完？传送完？ 防止死循环防止死循环 复位计时器复位计时器 N Y 2 程序查询方式程序查询方式 CPU在与外设交换数据前必须询问外设状态在与外设交换数据前必须询问外设状态“你准备好没有？你准备好没有？” CPU和外设数据传送方式 适用于外设并不总是准备好，而且对传送速率、适用于外设并不总是

18、准备好，而且对传送速率、 传送效率要求不高的场合。传送效率要求不高的场合。 对外设的要求：应提供设备状态信息对外设的要求：应提供设备状态信息 对接口的要求：需要提供状态端口对接口的要求：需要提供状态端口 优点：软件比较简单优点：软件比较简单 缺点：缺点：CPU效率低，数据传送的实时性差，效率低，数据传送的实时性差， 速度较慢速度较慢 使用查询方式，使用查询方式，CPU必须检测接口电路的状态寄必须检测接口电路的状态寄 存器，如果设备未准备好，存器，如果设备未准备好，CPU就要不断地查询，降低了就要不断地查询，降低了 CPU的运行效率的运行效率. 动画演示 CPU和外设数据传送方式 在进行输入输出

19、操作时，输入需要缓冲，输出需要锁存在进行输入输出操作时，输入需要缓冲，输出需要锁存 输入缓冲：输入时，在系统的数据总线和外设间接三态缓冲器，当读该缓输入缓冲：输入时，在系统的数据总线和外设间接三态缓冲器，当读该缓 冲器的控制信号有效时，才将缓冲器的三态门打开，使外设的数据进入系冲器的控制信号有效时，才将缓冲器的三态门打开，使外设的数据进入系 统的数据总线。统的数据总线。 常用的三态缓冲器有：常用的三态缓冲器有： 74LS244(单向单向) 74LS245(双向双向) 当三态缓冲器的控制端有效时，三态门打开，允许数据通过当三态缓冲器的控制端有效时，三态门打开，允许数据通过 否则，三态门关闭，呈高

20、阻状态否则，三态门关闭，呈高阻状态 输出锁存：输出时，需要在系统的数据总线和外设间接锁存器，在锁存允输出锁存：输出时，需要在系统的数据总线和外设间接锁存器，在锁存允 许端为无效电平时，数据总线上的新数据不能进入锁存器。只有当确知外许端为无效电平时，数据总线上的新数据不能进入锁存器。只有当确知外 设已经取走上次输出的数据时，方能在锁存允许端为有效电平时，将新数设已经取走上次输出的数据时，方能在锁存允许端为有效电平时，将新数 据送入锁存器保留。据送入锁存器保留。 常用的锁存器有：常用的锁存器有： 74LS273(8D触发器触发器) 74LS373(8位锁存器，三态输出位锁存器，三态输出) CPU和

21、外设数据传送方式 中断方式 CPU无需循环查询外设状态，而是外部设 备在需要进行数据传送时才中断CPU正在 进行的工作，让CPU来为其服务。即CPU 在没有外设请求时可以去做更重要的事情， 有请求时才去传输数据，从而大大提高了 CPU的利用率。 优点：CPU效率高，实时性好，速度快。 缺点：程序编制较为复杂。 CPU和外设数据传送方式 DMA传输 前面三种前面三种I/O方式都需要方式都需要CPU作为中介作为中介： 外设 CPU 内存 1）软件：外设与内存之间的数据传送是通过）软件：外设与内存之间的数据传送是通过CPU执行程执行程 序序(中断处理子程序中断处理子程序)来完成的；（来完成的；（IN

22、/OUT指令）指令） 2）硬件：）硬件：I/O接口和存储器的读写控制信号、地址信号都接口和存储器的读写控制信号、地址信号都 是由是由CPU发出的（总线由发出的（总线由CPU控制）。控制）。 缺点：缺点：对于高速外设（如磁盘、高速对于高速外设（如磁盘、高速A/D），中断方式不），中断方式不 能满足数据传输速度的要求能满足数据传输速度的要求 解决：解决：DMA传输传输 CPU和外设数据传送方式 DMA传输: 外设外设 内存内存 外设直接与存储器进行数据交换外设直接与存储器进行数据交换 ，CPU不再担当数据不再担当数据 传输的中介者；传输的中介者； 总线由总线由DMA控制器（控制器（DMAC）进行控

23、制（）进行控制（CPU要放弃要放弃 总线控制权），内存总线控制权），内存/外设的地址和读写控制信号均由外设的地址和读写控制信号均由 DMAC提供。提供。 优点：数据传输由DMA硬件来控制，数据直接在 内存和外设之间交换，可以达到很高的传输速率 （可达几MB/秒） DMA=Direct Memory Access 直接存储器访问直接存储器访问 DMA方式是一种由专门的硬件电路执行方式是一种由专门的硬件电路执行I/O的数据传送方式，它的数据传送方式，它 可以让外设接口直接与内存进行高速的数据传送，而不必经过可以让外设接口直接与内存进行高速的数据传送，而不必经过 CPU.这种专门的硬件电路称为这种专

24、门的硬件电路称为DMA控制器，简称控制器，简称DMAC. CPU和外设数据传送方式 DMA传送原理示意图 系统总线系统总线 CPUDMAC 存储器存储器 外设接口外设接口 AEN IOW MEMW MEMR IOR MEMW MEMR IOW IOR AEN HOLD HLDA DRQ DACK AEN IOW IOR MEMW MEMR 外设发出外设发出DMADMA请求请求 DMAC DMAC向向CPUCPU申请总线申请总线 CPU CPU响应，释放总线控制权响应，释放总线控制权 DMAC DMAC得到总线控制权，并发出得到总线控制权，并发出DMADMA响应信号响应信号 由由DMACDMAC

25、发出各种控制信号和地址信息，控制外设与存储器之发出各种控制信号和地址信息，控制外设与存储器之 间的数据传送间的数据传送 数据传送完后，数据传送完后，DMACDMAC撤销撤销HOLDHOLD信号信号 CPUCPU释放释放HLDAHLDA信号，并重新控制总线信号，并重新控制总线 CPU和外设数据传送方式 中断的定义 CPU执行程序时，由于发生了某种随机 的事件(外部或内部)，引起CPU暂时中 断正在运行的程序，转去执行一段特殊 的服务程序(称为中断服务程序或中断 处理程序)，以处理该事件，该事件处 理完后又返回被中断的程序继续执行， 这一过程称为中断。 CPU和外设数据传送方式 中断源 引起CPU

26、中断的事件中断源。例如： 外设外设请求输入输出数据，报告故障等请求输入输出数据，报告故障等 事件事件掉电、硬件故障、软件、掉电、硬件故障、软件、 中断源分为：外部中断、内部中断 内部中断：内部中断：CPU内部执行程序时自身产生的中断内部执行程序时自身产生的中断 外部中断：外部中断：CPU以外的设备、部件产生的中断以外的设备、部件产生的中断 8086/8088的外部中断信号：INTR、NMI INTR可屏蔽中断请求，高电平有效，受可屏蔽中断请求，高电平有效，受IF标志的控标志的控 制。制。IF=1时，执行完当前指令后时，执行完当前指令后CPU对它作出响应。对它作出响应。 NMI非屏蔽中断请求，上

27、升沿有效，任何时候非屏蔽中断请求，上升沿有效，任何时候CPU 都要响应此中断请求信号。都要响应此中断请求信号。 CPU和外设数据传送方式 为何计算机中要引入中断？ 提高数据传输率； 避免了CPU不断检测外设状态的过程，提 高了CPU的利用率。 实现对特殊事件的实时响应。 CPU和外设数据传送方式 中断过程 五个步骤： 中断请求 中断判优(中断源识别) 中断响应 中断服务 中断返回 以下以外部中断外部中断为主介绍这五个步骤。 CPU和外设数据传送方式 1中断请求 外设接口（中断源）发出中断请求信号，送到 CPU的INTR或NMI引脚； 中断请求信号：边沿请求，电平请求中断请求信号：边沿请求，电平

28、请求 例如，例如，NMI为边沿请求，为边沿请求，INTR为电平请求为电平请求 中断请求信号应保持到中断被处理为止； CPU响应中断后，中断请求信号应及时撤销。 在8086/8088系统中，外设的中断要经过8259A 可编程中断控制器(PIC)的排队判优后向CPU发 出： (I/O接口接口) PIC CPU n 1 CPU和外设数据传送方式 2中断源识别 计算机中的中断源有很多，CPU必须识别 是哪一个设备产生中断。识别中断源有两 个方法： 软件查询。软件查询。 简单硬件方式之菊花链法简单硬件方式之菊花链法 中断矢量法。由中断源提供中断类型号，中断矢量法。由中断源提供中断类型号，CPU 根据类型

29、确定中断源。（根据类型确定中断源。（8086/8088即采用此即采用此 种方法）种方法） CPU和外设数据传送方式 中断判优 多个中断源产生中断，CPU首先为谁服务？ 中断优先级排队问题。 中断优先级控制要处理两种情况： 对同时产生的中断：应首先处理优先级别较高的中断；若优先级对同时产生的中断：应首先处理优先级别较高的中断；若优先级 别相同，则按先来先服务的原则处理；别相同，则按先来先服务的原则处理； 对非同时产生的中断：低优先级别的中断处理程序允许被高优先对非同时产生的中断：低优先级别的中断处理程序允许被高优先 级别的中断源所中断级别的中断源所中断即允许中断嵌套。即允许中断嵌套。 中断优先级

30、的控制方法 硬件判优硬件判优链式判优、并行判优（中断向量法）链式判优、并行判优（中断向量法） 软件判优软件判优顺序查询中断请求，先查询的先服务（即先查询的顺序查询中断请求，先查询的先服务（即先查询的 优先级别高）优先级别高） 通常将中断判优与中断源识别合并在一起进行处理。 x86系统中，这项任务由系统中，这项任务由PIC和和CPU共同完成。共同完成。 CPU和外设数据传送方式 INTAin CPU INTA INTR 外设外设1 1外设外设2 2 外设接口外设接口1 1 菊花链菊花链 逻辑电路逻辑电路 外设接口外设接口2 2 外设外设3 3 外设接口外设接口3 3 11 菊花链菊花链 逻辑电路

31、逻辑电路 菊花链菊花链 逻辑电路逻辑电路 IREQIREQIREQ 中断确认中断确认 链式判优电路原理图链式判优电路原理图 INTAinINTAin 中断确认中断确认 中断确认中断确认 CPU和外设数据传送方式 菊花链逻辑电路菊花链逻辑电路 INTAin IREQ INTR & =1 1 INTAout DB 三态门 中 断 向 量 码 E 外设接口外设接口 中断确认中断确认 菊花链菊花链 逻辑电路逻辑电路 CPU和外设数据传送方式 3中断响应 在每条指令的最后一个时钟周期，CPU检 测INTR或NMI信号。若以下条件成立，则 CPU响应中断： 当前指令执行完。对INTR，还应满足以下条件 当

32、前指令是STI和和IRET，则下条指令也要执行完。 当前指令带有LOCK、REP等指令前缀时，则把它 们看成一个整体，要求完整地执行完； 对INTR，CPU应处于开中断状态，即IF=1； 当前没有复位(RESET)和保持(HOLD)信号。 若NMI和 INTR 同时发生，则首先响应NMI。 CPU和外设数据传送方式 中断响应（续） CPU中断响应时，要做下述三项工作： 向中断源发出INTA#中断响应信号； 断点保护，包括CS、IP和PSW（FLAGS）。 这主要是保证中断结束后能返回被中断的程序。 获得中断服务程序首地址（入口）。 CPU和外设数据传送方式 中断处理（中断服务） 中断服务子程序

33、特点 为”远”过程（类型为FAR） 要用IRET指令返回 中断服务子程序要做的工作 保护现场(PUSH regs) 开中断(STI) 进行中断处理 恢复现场(POP regs) 中断返回(IRET) CPU和外设数据传送方式 8088的中断系统 与中断有关的控制线为：与中断有关的控制线为：NMI、INTR、INTA# 8088系统的中断源系统的中断源 内部中断内部中断 除法溢出：类型号除法溢出：类型号0，商大于目的操作数所能表达的范围时产，商大于目的操作数所能表达的范围时产 生。生。 单步中断：类型号单步中断：类型号1，TF=1时产生时产生 断点中断：类型号断点中断：类型号3，这是一个软件中断，即，这是一个软件中断，即INT 3指令。指令。 溢出中断：类型号溢出中断：类型号4，这是一个软件中断，即，这是一个软件中断，即INTO指令。指令。 软件中断：即软件中断：即INT n指令，类型号指令，类型号n(0-255)。 外部中断外部中断 非屏蔽中断非屏蔽中断NMI：类型号：类型号2，不可用软件屏蔽，不可用软件屏蔽，CPU必须响应必