微电子实习课程设计-数字时钟

1、微电子实习设计说明书设计题目：数 字 钟姓 名：吴 志 强同 组 者：周 会 林 学 号：112指导老师： 曹青松 周继慧目录第一节 系统概述-31.1 系统设计思路与总体方案-3第二节 单元电路设计与分析-52.1 振荡器-5 2.1.1 秒发生电路-5 2.1.2 振荡器-62.2 计数器-7 2.2.1 六十进制计数器-7 2.2.2 十二进制计数器-92.3 显示器-102.4 校时电路-112.5 整点报时电路-11第三节 电路的总体设计与调试-133.1 电路的总设计图-133.2 调试中遇到的问题-14第四节 设计总结-16附录 部分芯片及其控制元件功能参数表-17 5.1 74

2、LS90-185.2 共阳极七段译码管-205.3 555定时器-215.4 74LS00-245.5 74LS04-255.6 74LS20-265.7 74LS47-275.8 蜂鸣器(SOUNDER) -285.9 开关-29第六节 数字钟设计任务书-31参考文献-32一系统概述数字电子钟是由多块数字集成电路构成的，其中有555定时器，校时电路，计数器，译码器和显示器六部分组成。通过改变555定时系统中的电容大小发出标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准，通过整点报时电路实现整点报时。1.1 统设计思路与总体方案 数字时钟基本原

3、理的逻辑框图如下所示：译码器译码器译码器时计数器分计数器秒计数器校时电路图1.1 系统方框图时显示分显示秒显示振荡器整点报时电路由上图可以看出，555定时器组成的多谐振荡器直接产生的信号秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。555定时器组成的多谐振荡脉冲电路构成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由12进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准；整

4、点报时电路实现整点前十秒开始进行报时报时声音采用四高一低。第二节单元电路设计与分析由图1.1的系统图知其由555定时器组成的多谐振荡电路、计数器、译码器、显示器、校正电路、整点报时电路组成。2.1 振荡器2.1.1 秒发生电路秒发生电路-振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。在本设计中，采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。其具体电路如下图2.1.1所示；图2.1.1 秒发生电路图vc由555组成的振荡器，最高工作频率可达300KHz

5、，多谐振荡器也称无稳态触发器，它没有稳定的状态，同时毋需外加触发脉冲，就能够输出一定频率的矩形脉冲（自激振荡）。因为矩形波含有丰富的谐波，故称为多谐振荡器。多谐振荡器是常用的一种矩形波发生器。触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。图2.1.1所示是由CB555定时器组成的多谐振荡器。R1，R2和C是外接元件。接通电源Ucc后，它经R1和R2对电容C4充电，uc上升，当0uc13Ucc时，S =0， R =1时，将触发器置1，引脚3输出为高电平，当13Uccuc23Ucc时，S =1，R =1时，触发器状态保持不变，3引脚输出的仍然是高电平。比较器C1的输出上升到大于2/3VCC

6、时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束,所需的时间为： 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1/3VCC上升到2/3VCC所需的时为：当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 。 本设计中，由电路图和f的公式可以算出，微调R3=47k左右，其输出的频率为f=1000Hz.2.1.2 振荡器振荡器，除了可以由上一节介绍的除外，如果对精度有较高要求的话，还可以用石英晶

7、体构成的振荡器。当需要高精度时，采用更精确的石英晶体振荡器，石英晶体振荡器发出的频率需要分频，所以需要使用分频电路。分频的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。在设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。所采用的分频。如10分电路图如下图2.1.2所示:图2.1.2 10分电路图从图2.1.2可以看出，由振荡器的1000Hz高频信号从U1的14端输入，经过3片74LS90的三级1/10分频，就能从U3的11端输出得到标准的秒脉冲信号。相应的如果输

8、入的是100KHz时，就需要5片进行5级分频，电路图画法和上图4一样，同理依次类推。2.2 计数器由图1.1的方框图可以清楚的看到，显示“时”、“分”、“秒”需要6片中规模计数器；其中“秒”、“分”各为60进制计数，“时”为24进制计数。在本设计中均用74LS90来实现：2.2.1 六十进制计数器“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器如图2.2.1所示和一级六进制计数器如图2.2.2连接构成，如图2.1.2所示，是采用两片中规模集成电路74LS90串接起来构成的“秒”，“分”计数器。 图2.2.1 十进制计数器 图2.2.2 秒分计数器由图2.2.1所示是十进制计

9、数器，74LS90的CKA端输入标准秒脉冲信号，74LS90计数器是十进制异步计数器，进位信号的要求是在10个脉冲只产生下降沿，且与第10秒的下降沿对齐。只能从个位的输出端来提供，不可能从输入端来找。而计数器的输出端只能输出Q0、Q1、Q2、Q3四个信号，要么就是其中一个，要么就是他们之间逻辑运算的结果。把个位的四个输出波形画出来如图2.2.3所示。 图2.2.3 74LS90接成个位计数器的时序图由于74LS90是在时钟的下降沿到来时计数的，所以Q3正好符合要求，在十秒内只给出一个下降沿且与第10秒的下降沿正好对齐。Q2也只产生一个下降沿，但产生的时刻不对。这样，个位和十位之间的进位信号就找

10、到了，把个位的Q3（11端）接到十位的CKA端（14端）上。用异步清零法实现，即从05循环计数。用异步清零法，当6出现的瞬间即Q3Q2Q1Q0=0110时，同时给R0(1)和R1(1)高电平，使这个状态变为0000，由于6出现的时间，被0取代。60进制的实现，当秒计数到59时，希望回到00。此时个位数正好计数满十个数，不用清零自动会从9回到0；十位则使用6进制计数器，从而实现60进制计数器如图2.2.4所示。图2.2.4 74LS90接成的60进制计数器2.2.2 十二进制计数器“时”计数以12小时为一周期进，在本设计中12进制的计数电路也是由两个74LS90组成的12进制计时电路，它由两片7

11、4LS90实现，首先将两片74LS90都接成10进制，如图2.2.5所示。图2.2.5 12进制计时器 2.3 显示器用七段发光二极管来显示译码器输出的数字，显示器有两种：共阴极和共阳极显示器。74LS90译码器译码的是低电平，所以对应的显示器应为共阳极显示器。在本设计中用的是解码七段排列显示器，即包含译码器的七段显示器。其图形管脚如下图2.3.1所示：图2.3.1 解码七段排列显示器管脚图如图左上角是一个解码七段排列显示器，由其左边7个脚输入二进制数，就可显示数字；而U7和U9是个译码器，和未解码的七段显示管也可以构成显示器，连接如上面所示。2.4 校时电路当刚接通电源或计时出现误时，都需要

12、对时间进行校正。校正电路如下图2.4.1中线框所示： 图2.4.1 校正电路图2.5 整点报时电路当计时过程中想具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 所谓整点报时电路就是只报时不报分。为了简化电路，每当计到59分50时时开始报时，响一秒就停一下，正好响五次。前四次为低音，最后一响为高音。（1）报时开始信号计到59分50秒时，分和秒计数器的状态如下：分十位：Q3Q2Q1Q0=0101分个位：Q3Q2Q1Q0=1001秒十位：Q3Q2Q1Q0=0101 其中，计到59分的信号已有，如图2.5.1中所示。只需把它和计秒电路的十位中的Q2Q0相与作为开始报时的一个条件即可。图2.5.1

13、整点报时电路图第三节 电路的总体设计与调试3.1 电路的总设计图 由第二节介绍的电路各个部分的子电路构成的各个部分的功能，再由第一节的数字时钟的系统原理框图，可以清楚的知道了总体的电路情况。下面图3.1就是本设计的总体电路：图3.1 总体电路图由图3.1可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程：由555和RC构成的振荡器产生的1Hz的标准频信号进入60进制的“秒”计时，“秒”进位后的分位进入60进制的“分”计时，最后，由“分”的进位后时位进入24进制的“时”计时。在电路中，还有由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，得到正确的时间。图2.1.1-图2.5.1

14、各个部分功能的电路和图3.1的总体数字时钟的电路均在电子电路计算机仿真软件Proteus 7 ISIS Professional中进行调试和仿真得到的。3.2 调试中遇到的问题在Proteus仿真成功后，原本以为连线会很轻松。但是，在实际连线中却发现自己太乐观了。在仿真中，我们采用的分模块的连接方法。 首先在Proteus中555振荡器组成的秒发生电路中5引脚可以产生秒脉冲波，但在实际连线中用示波器检验该电路根本发生不了波。之后我们经过改变电阻。把原先的0.1uf的电容换成10uf的电容。实际电路才产生标准秒脉冲。在连接计数电路加显示电路时，发出标准脉冲，但七段译码器就是不亮。我们先对74LS

15、90从左到右从输入到输出用示波器依次检验引脚的是否正常接地或接5V正极。后面经过示波器依电路从左到右，从脉冲输入端沿计数器74LS90发现该芯片的输出引脚不能发出正常的方波。接着我们采用换芯片的方式，每个芯片的输出方波都不一样。7段数码管各引脚之间的高低电平转换相互之间会有影响。各芯片之间的高低电平转换方式。答:电平是个电压范围，规定输出高电平2.4V,输出低电平=2.0V，输入低电平=0.8V。有的74LS90芯片的输出波虽然比较有规律符合我们需要的该引脚方波，但是电压幅值是2V，按照TTL电路的高低电平转换方式只能全部识别低电平。由于试好几个芯片都不行，这时我该用了74LS160计数器芯片

16、。但是也不能成功，该芯片输出的方波也是不能产生正常的方波。第四节 设计总结通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。在整个的设计过程中我充满了激情和用心。在这次的电子技术设计中用自己的双手和满腔的热情来完成各个环节，不断的

17、在图书管查看相关资料和期刊文献，特别在Intern上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现的误差会计较大些，但是是最经济的和实用的，我想在下去的一段时间里。最后，我要衷心的感谢老师给了我一次实践的机会，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。附录 部分芯片功能参数表5.1 74LS9074LS90的

18、引脚图如下图5.1所示： 图5.1 .1 74LS90引脚图74LS90的功能表表5.1.174LS90计数器是一种中规模二一五进制计数器，管脚引线如下图所示： 74LS90计数器的功能表如表5.1.1所示。A 将输出QA与输入B相接，构成8421BCD码计数器；B 将输出QD与输入A相接，构成5421BCD码计数器；C 表中H为高电平、L为低电平、为不定状态。74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。74LS90具有如下的五种基本工作方式：（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。（2）十分频（8421码）：将QA与CK2

19、联接，可构成8421码十分频电路。（3）六分频：在十分频（8421码）的基础上，将QB端接R1，QC端接R2。其计数顺序为000101，当第六个脉冲作用后，出现状态QCQBQA=110，利用QBQC=11反馈到R1和R2的方式使电路置“0”。 （4） 九分频：QAR1、QDR2，构成原理同六分频。（5）十分频（5421码）：将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。 此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。图5.8.2 5.2 共阳极七段译码管 共阳极七段译

20、码管的引脚图如下图5.2.1所示：图5.2.1 共阳极七段译码管引脚图5.3 555定时器 555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极

21、型定时器电源电压范围为516V，最大负载电流可达200mA；CMOS定时器电源电压范围为318V，最大负载电流在4mA以下。555定时器的引脚图如下图：图5.3.1 555定时器引脚图 555定时器的内部电路如下图所示： 图 5.3.2 555定时器内部电路图上图555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5K电阻的分压器而构成。它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。3脚：输出端Vo2

22、脚：低触发端6脚：TH高触发端4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，其功能如下表：表5.3.1 555定时器功能表清零端高触发端TH低触发端Qn+1放电管T功能00导通直接清零10导通置011截止置11Qn不变保持5.4 74LS0074LS0

23、0是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门如下图所示。图5.4.1 74LS0074LS00的引脚功能如下图所示：图5.4.2 74LS00的引脚功能如下图其真值表下图所示： 图5.4.35.5 74LS0474LS04是6非门（反相器），其工作电压为5V，内部含有6个COMS反相器。74LS04的作用就是反相把1变成0，平时在使用中注意不要把芯片的管脚顺序弄错，下面是芯片的管脚图：图5.5.1 74LS04芯片的管脚图74LS04的真值表如表5.2.1所示。表5.2.1 74LS04的真值表5.6 74LS20两个4输入与非门，内含两组4与非门第一组：1,2,

24、4,5输 入6输出，第2组：9,10,12,13输入8输出。 图5.6.1 4输入与非门 5.6.2 真值表 其74LS20的引脚功能图如下图所示：图5.6.3 74LS20引脚功能图5.7 74LS4774LS47是BCD-7段数码管译码器/驱动器，74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码，可以直接把数字转换为数码管的显示数字，从而简化了程序，节约了单片机的IO开销。因此是一个非常好的芯片！但是由于目前从节约成本的角度考虑，此类芯片已较少用，大部份情况下都是用动态扫描数码管的形式来实现数码管显示。74LS47译码器原理：译码为编码的逆过程。它将编码时赋予代码的含义“翻

25、译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系，74LS47是输出低电平有效的七段字形译码器，它QA-QG在这里与数码管a-f引脚相连配合使用。图5.7.3 74LS47LT()：试灯输入，是为了检查数码管各段是否能正常发光而设置的。当LT()=0时，无论输入A3，A2，A1，A0为何种状态，译码器输出均为低电平，若驱动的数码管正常，是显示8。BI()：灭灯输入，是为控制多位数码显示的灭灯所设置的。BI()=0时。不论LT()和输入A3，A2，A1，A0为何种状态，译码器输出均为高电平，使共阳极7段数码管熄灭。RBI(-)：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位A3=A2=A1=A0=0时，本应显示0，但是在RBI(-)=0作用下，使译码器输出全1。其结果和加入灭灯信号的结果一样，将0熄灭。RBO()：灭零输出，它和灭灯输入BI()共用一端，两者配合使用，可以实现多位数码显示的灭零控制。5.8 蜂鸣器(SOUNDER)蜂鸣器是一种一体化结构的电子讯响器，采用直流电压供电，广泛应用于计算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。 Pro