微机原理及接口技术5-1处理器总线时序和系统总线

1、180868086的引脚功能；的引脚功能；80868086处理器时序；处理器时序；213系统总线系统总线；实物图实物图微机原理及应用第5章 处理器总线时序和系统总线 4地址地址/数据线数据线地址地址/状态线状态线非屏蔽中断非屏蔽中断可屏蔽中断请求可屏蔽中断请求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式读信号读信号总线保持请求信号总线保持请求信号总线保持响应信号总线保持响应信号写信号写信号存储器存储器/IO控制信号控制信号M/IO=1,选中存储器选中存储器M/IO=0,选中选中IO接口接口数据发送数据发送/接收信号接收信号DT/R=1,发送发

2、送DT/R=0,接收接收数据允许信号数据允许信号地址允许信号地址允许信号中断响应信号中断响应信号测试信号测试信号:执行执行WAIT指令，指令，CPU处于空转等待处于空转等待; TEST有效时有效时,结束等待状态。结束等待状态。准备好信号准备好信号:表示内存表示内存或或I/O设备准备好，设备准备好，可以进行数据传输。可以进行数据传输。复位信号复位信号qMN/MX接+5VqMN/MX接地。q需要总线控制器来变换和组合控制信号。需要总线控制器来变换和组合控制信号。在一个总线周期的第一个时钟周期，在一个总线周期的第一个时钟周期，AD15 AD0 传送地址信号，在其他的时传送地址信号，在其他的时钟周期，

3、作数据总线使用。钟周期，作数据总线使用。 地址锁存器STBABDBAD15 AD0ALE(1) 地址地址/数据总线数据总线 AD15 AD0(2) 地址地址/状态信号线状态信号线 A19 / S6 A16 / S3在一个总线周期的在一个总线周期的T1，输出地址信输出地址信号的最高号的最高4位，在其他的时钟周期，输位，在其他的时钟周期，输出状态信号出状态信号S6 S3。 (1) S6为低，表示为低，表示8086当前与总线相连当前与总线相连(2) S5 IF。 A17/S4、A16/S3 的组合指出当前使用的段码寄存器情况的组合指出当前使用的段码寄存器情况S4S3意义意义00110101当前正在使

4、用当前正在使用ES附加段附加段当前正在使用当前正在使用SS堆栈段堆栈段当前正在使用当前正在使用CS或者未使用任何寄存器或者未使用任何寄存器当前正在使用当前正在使用DS数据段数据段(3) BHE/S7 高高8位数据总线允许位数据总线允许/ 状态线状态线在总线周期的在总线周期的T1，为为BHE信号，表示高信号，表示高8位数据线位数据线D15 D8 上的数据有效。上的数据有效。在其他的总线周期，为在其他的总线周期，为S7状态信号，状态信号，8086 中中 S7未作定义。未作定义。(4) MN/MX 最大最大/最小模式控制信号。最小模式控制信号。(5) RD 读信号读信号(6) M/IO 存储器存储器

5、/输入输出控制信号输入输出控制信号RD与M/IO组合对应的操作M/IORD操 作1000读存储器读I/O端口(7) WR 写信号写信号WR与M/IO组合对应的操作M/IOWR操 作1000写存储器写I/O端口(8) ALE地址锁存允许信号地址锁存允许信号高电平有效。每一总线周期的T1有效。(9) READY准备好信号准备好信号高电平有效。CPU访问存储器或外设时，READY有效，表示存储器或外设已准备好传送数据。(10) INTR可屏蔽的中断请求信号可屏蔽的中断请求信号高电平有效，表示外设向CPU提出中断申请，若FR中IF=1，CPU在当前指令后即响应。(11) INTA中断响应信号中断响应信

6、号低电平有效。CPU响应INTR后，用INTA读取外设提供的中断类型号，以取得中断服务程序的入口地址。(12) NMI非屏蔽中断请求信号非屏蔽中断请求信号高电平有效。不受FLAG寄存器中IF的影响，CPU在当前指令结束响应中断。(13) RESET系统复位信号系统复位信号高电平有效，必须保持至少个时钟周期4TCPU中的部分内容标志位清除指令指针(IP)0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令队列空复位重新启动后，第一条指令地址FFFF0H。(14) DT/R 数据收发控制信号数据收发控制信号 控制数据总线驱动器的数据传送方向。DT/R =

7、1, 即T = 1，A B (CPU 内存或外设)DT/R = 0, 即T = 0，B A (内存或外设 CPU) 82862AOETAD0 AD15D0 D15DENDT/RB(15) DEN数据允许信号数据允许信号低电平有效，控制CPU外接的数据收发器。(16) HOLD总线保持请求信号总线保持请求信号高有效，表示其它的总线主设备申请对总线的控制权。(17) HLDA总线保持响应信号总线保持响应信号高有效，表示CPU响应HOLD信号，让出总线控制权。(18) TEST测试信号测试信号低电平有效，与WAIT指令配合使用。WAIT指令TEST有效？执行后续指令YesNo(19) CLK系统时钟

8、输入信号系统时钟输入信号标准时钟频率为8MHZ。(20) GND地和地和VCC电源引脚电源引脚VCC：+5直流电源。最大模式下的引脚信号最大模式下的引脚信号 在最大模式下，仅2431引脚信号与最小模式不同，如表2-6所示。表表2-62-6两种模式下两种模式下80868086的的24243131引脚信号引脚信号引脚编号 最小模式 最大模式24252627282930 31INTAALEDENRDT/WRHLDAHOLDQS1QS20S1S2SLOCKRQ/GT1RQ/GT0M/IO 指令周期、总线周期和时钟周期指令周期、总线周期和时钟周期指令周期指令周期(Instruction Cycle)：C

9、PU执行一条指令所执行一条指令所需要的时间。需要的时间。总线周期总线周期(Bus Cycle)：CPU与外部电路之间进行一与外部电路之间进行一次数据传送所需的时间。次数据传送所需的时间。时钟周期时钟周期(Clock Cycle)：控制控制CPU基本操作的时钟，基本操作的时钟，是是CPU处理动作的最小时处理动作的最小时间单位，又称间单位，又称T状态。状态。一个指令周期由一个或若一个指令周期由一个或若干个总线周期组成，一个总线干个总线周期组成，一个总线周期至少包含周期至少包含4个个T状态。状态。 8086CPU的一个基本总线周期由的一个基本总线周期由4个时钟个时钟周期（周期（T1T4）组成。时钟周

10、期）组成。时钟周期T也称为也称为T状状态，即态，即T1状态、状态、T2状态、状态、T3状态和状态和T4状态。状态。CPU在每个时钟周期（状态）内完成若干基在每个时钟周期（状态）内完成若干基本操作。本操作。T1状态：状态：nCPU向向20位地址位地址/状态（状态（A19/S6A16/S3），地），地址址/数据（数据（AD15AD0）分时复用总线上发送读）分时复用总线上发送读写存储器或写存储器或I/O端口的地址；端口的地址；n发发ALE地址锁存信号；地址锁存信号；n发出存储器发出存储器/IO读写控制信号读写控制信号M/IO。T2状态：状态：nCPU低低16位地址位地址/数据总线（数据总线（AD15

11、AD0）切换）切换为数据总线，为读写数据作准备；为数据总线，为读写数据作准备；nT2状态总线的高状态总线的高4位（位（A19/S6A16/S3）上输出）上输出本总线周期状态信息本总线周期状态信息S6S3。这些状态信息用来。这些状态信息用来表示中断允许状态、当前正在使用的段寄存器等；表示中断允许状态、当前正在使用的段寄存器等；n发出数据允许信号发出数据允许信号DEN；n发出数据发送接受控制信号发出数据发送接受控制信号DT/R。T3状态状态nCPU在总线的高在总线的高4位（位（A19/S6A16/S3）继续输出）继续输出总线周期状态信号总线周期状态信号S6S3。在总线的低。在总线的低16位位（AD

12、15AD0）地址）地址/数据线上继续发送要写的数数据线上继续发送要写的数据，或者从存储器或据，或者从存储器或I/O端口读入数据；端口读入数据；n采样采样READY线，若有效（高电平），则进入线，若有效（高电平），则进入T4周周期，若无效，则说明外设没准备好，插入期，若无效，则说明外设没准备好，插入Tw周期。周期。T4状态状态n在在T4开始时钟的下降沿，把数据读入到开始时钟的下降沿，把数据读入到CPU或写或写入到选中的地址单元；入到选中的地址单元；n同时其它状态信号线恢复为初始状态，为执行下同时其它状态信号线恢复为初始状态，为执行下一个总线周期做准备。一个总线周期做准备。n1.总线总线n 总线是

13、用来连接各部件的一组通信线，换言之，总线总线是用来连接各部件的一组通信线，换言之，总线是一种在多于两个模块是一种在多于两个模块(设备或子系统设备或子系统)间传送信息的公间传送信息的公共通路共通路（通道）（通道）。n为在各模块之间实现信息共享和交换，总线由传送信为在各模块之间实现信息共享和交换，总线由传送信息的物理介质以及一套管理信息传输的协议所构成。息的物理介质以及一套管理信息传输的协议所构成。n 采用总线结构有两个优点：一是采用总线结构有两个优点：一是各部件可通过总线交各部件可通过总线交换信息，相互之间不必直接连线，减少了传输线的根换信息，相互之间不必直接连线，减少了传输线的根数，从而提高了

14、微机的可靠性数，从而提高了微机的可靠性；二是；二是在扩展微机功能在扩展微机功能时，只需把要扩展的部件接到总线上即可，使功能扩时，只需把要扩展的部件接到总线上即可，使功能扩展十分方便展十分方便。1.总线的分类总线的分类根据所处的位置不同，总线可以分为：根据所处的位置不同，总线可以分为： (1) 片内总线：片内总线：cpu内部内部(2) 片总线：元件级总线片总线：元件级总线 (3) 内总线（系统总线）：板级总线，插板之内总线（系统总线）：板级总线，插板之间相连间相连 (4) 外总线：计算机之间或计算机与仪器之间外总线：计算机之间或计算机与仪器之间相连相连总线的数据传输方式总线的数据传输方式 (1) 同步式传输：同步式传输：采用系统时钟作为控制数据采用系统时钟作为控制数据传送的时间标准，统一步伐；传送的时间标准，统一步伐； (2) 异步式传输：异步式