可编程逻辑器件原理与应用第一章基础

1、1.1.1 认识可编程逻辑器件数字集成电路通用集成电路专用集成电路优点：成本低缺点：难以满足复杂 电路要求优点：针对专门用途 经过优化缺点：开发周期长、 成本高风险大1.1.1 认识可编程逻辑器件 2 可编程逻辑器件的发展概况图1-6 可编程逻辑器件发展概况时间时间可编程逻辑器可编程逻辑器件类型或技术件类型或技术功能特点功能特点2020世纪世纪7070年代年代初至初至7070年代中年代中期期 PROMPROMEPROMEPROME E2 2PROMPROM受结构的限制只能完成简单的数字逻辑受结构的限制只能完成简单的数字逻辑功能。功能。2020世纪世纪7070年代年代中期至中期至8080年代年代

2、 PLAPLA、PALPAL、GALGALEPLDEPLD在结构上较在结构上较PROMPROM复杂，基于复杂，基于“与或阵与或阵列列”实现大量的逻辑组合功能。实现大量的逻辑组合功能。EPLDEPLD是改进的是改进的GALGAL，集成度更高。，集成度更高。2020世纪世纪8080年代年代中至中至9090年代末年代末 CPLDCPLDFPGAFPGA提高了逻辑运算的速度，体系结构和逻提高了逻辑运算的速度，体系结构和逻辑单元灵活，集成度高，编程方式灵活。辑单元灵活，集成度高，编程方式灵活。2020世纪世纪9090年代年代末至今末至今 SOPCSOPCSOCSOC由于由于内嵌内嵌了了复杂的功能模块可实

3、现系统复杂的功能模块可实现系统级电路设计。级电路设计。1.1.1 认识可编程逻辑器件1.6 1.6 可编程逻辑器件与可编程逻辑器件与FPGAFPGA输出电路与阵列输入电路或阵列。输入输入输出输出输入项输入项乘积项乘积项或项或项简单简单PLDPLD的基本结构的基本结构1.1.1.2 简单PLD的结构 PLD中或阵列表示中或阵列表示 阵列线连接表示阵列线连接表示 简单PLD的逻辑表示 PLD的互补缓冲器的互补缓冲器 PLD的互补输入的互补输入 PLD中与阵列表示中与阵列表示 1.1.1.2 简单PLD的结构1.1.1.2 简单PLD的结构1.逻辑阵列：由与或阵列和反相器组成。在与或阵列中每一个交叉

4、点都是一个可编程熔丝，如果导通就是实现“与”逻辑，在“与”阵列后一般还有一个“或”阵列，用以完成最小逻辑表达式中的“或”关系。另外，通过反相器可以得到信号的反变量，这样通过可编程与或阵列可以实现任意组合逻辑。图1-8 与或阵列示意图PROMPROM阵列图阵列图 与阵列（固定）或阵列（可编程）0A1A1A1A0A0A1F0F1.1.1.2 简单PLD的结构PLA阵列图 与阵列（可编程）或阵列（可编程）0A1A1A1A0A0A1F0FProgrammable Logic Array1.1.1.2 简单PLD的结构PAL阵列图 Programmable Array Logic 1.1.1.2 简单P

5、LD的结构输出输出逻辑宏单元逻辑宏单元输入输入/输出口输出口输入口输入口时钟信时钟信号输入号输入三态三态控制控制可编程可编程与阵列与阵列固定或固定或阵列阵列GALGAL阵列图阵列图 1.1.1.2 简单PLD的结构 GAL和PAL最大的差别在于GAL有一种灵活的、可编程的输出结构，它只有几种基本型号，却可以代替数十种PAL器件，因而称为通用可编程逻辑器件。 GAL的可编程输出结构称为输出逻辑宏单元OLMC(Output Logic Macro Cell)1.1.1.2 简单PLD的结构GAL 的 OLMCS1S200时，低电平有效寄存器输出；S1S201时，高电平有效寄存器输出；S1S210时

6、，低电平有效组合IO输出；S1S211时，高电平有效组合IO输出。其中4选1MUX用来选择输出方式和输出极性； 2选1MUX用来选择反馈信号(寄存器/组合反馈)。 可编程特征码S1、S2则控制着数据选择器的工作状态。1.1.1.2 简单PLD的结构 PROM、PLA、PAL、GAL的主要区别在于哪个矩阵可编程以及输出结构的形式，见表1-1。器件类型器件类型“与与”阵列阵列 “或或”阵列阵列输出输出PROM固定可编程PLA可编程可编程PAL可编程固定IO可编程GAL可编程固定宏单元表1-1 简单可编程逻辑器件可编程与或阵列和输出结构表1.1.1.2 简单PLD的结构Logic Array Blo

7、ck可编程连线阵列可编程连线阵列1.1.1.3 CPLD的结构I/O 控制块控制块 （I/O B)Altera公司MAX 7000系列CPLD器件内部结构1.1.1.3 CPLD的结构MAX7000MAX7000系列单个宏单元结构系列单个宏单元结构来自其它来自其它宏单元宏单元的乘积项的乘积项来自本宏单元来自本宏单元的乘积项的乘积项时钟选择时钟选择可编程的可编程的内部连线内部连线阵列阵列1.1.1.3 CPLD的结构左侧为乘积项阵列，实际就是一个与阵列，每个交叉点都是一个可编程点。通过“与阵列”产生乘积项（最小项）。后面的或门把乘积项“加”起来，得到输出逻辑函数。1.1.1.3 CPLD的结构右

8、侧是一个可编程D触发器，它的时钟、清零输入都可以编程选择，可以使用专用的全局清零和全局时钟。1.1.1.4 FPGA的结构图1-13 FPGA芯片结构示意图FPGA芯片主要由可编程输入输出单元IOB、基本可编程逻辑单元CLB、时钟管理模块DCM、嵌入块式RAM以及布线资源等组成。0000010100000101161RAM输入A输入B输入C输入D查找表输出多路选择器查找表单元内部结构（LUT)查找表LUT输入1输入2输入3输入4输出1.1.1.4 FPGA的结构实际逻辑电路LUT的实现方式a,b,c,d 输入逻辑输出地址RAM中存储的内容00000000000001000010.0.01111

9、111111 1.1.1.4 FPGA的结构1.1.1.4 FPGA的结构 Altera公司FPGA芯片的命名规则为：工艺+型号+封装+管脚+温度+芯片速度+（可选后缀）。图1-16 Altera公司 FPGA器件型号命名示意1.1.2 CPLD/FPGA开发语言和开发流程 1.1.2.1 硬件描述语言硬件描述语言 1.1.2.2 基本开发流程基本开发流程 1.1.2.3 编程方式编程方式1.1.2.1 硬件描述语言 HDL硬件描述语言是一种用文本形式的方法来描述数字电路和系统的语言。VDHL和Verilog HDL两种HDL语言广泛应用。 HDL（Hardware Description L

10、anguage)语言包括VHDL、Verilog HDL语言、ABEL-HDL和AHDL等。 VHDL（Very High Speed Integrated Circuit)1982年美国国防部为军事研发，1987年形成IEEE标准版本。 Ve r i l o g H D L 语 言 在 1 9 8 3 年 由 G DA 公 司 的PhilMoorby首创。 1995年形成了IEEE标准版本。1.1.2.2 基本开发流程 对可编程逻辑器件的设计方法包括硬件设计和软件设计两部分。 硬件包括CPLD/FPGA芯片电路、存储器、输入输出接口电路以及其它外围设备，软件是相应的HDL程序或嵌入式C程序。 对于CPLD/FPGA设计一般采用自顶向下，按照层次化、结构化的设计方法，从系统级到功能模块的软、硬件协同设计，达到软、硬件的无缝结合。图1-17 CPLD/FPGA典型设计流程1.1.2.2 基本开发流程 配置(configuration)是对FPGA的内容进行编程的过程。 每次上电后都需要进行配置是基于SRAM工艺FPGA的