门电路和组合逻辑电路

1、下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录 下一页下一页返回返回上一页上一页退出退出章目录章目录 下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录 数制是计数进位制的简称。在数字电路中常用的数制是计数进位制的简称。在数字电路中常用的数制有十进制、二进制、八进制和十六进制。数制有十进制、二进制、八进制和十六进制。(1) 十进制十进制 各个数码处于十进制数的不同数位时各个数码处于十进制数的不同数位时, 所代表的数所代表的数值不同值

2、不同, 即不同数位有不同数位的即不同数位有不同数位的“位权位权”值。整数部值。整数部分从低位至高位每位的权依次为：分从低位至高位每位的权依次为： 100、101 、102, ；小数部分从高位至低位每位的权依次为：小数部分从高位至低位每位的权依次为： 10-1 、 10-2 、10-3。十进制的基数。十进制的基数(底数底数)是是 10 。 如：如：(123.45) 10=1 102+2 101+3 100+4 10-1+5 10-2 下一页下一页返回返回上一页上一页退出退出章目录章目录(2) 二进制二进制 二进制有二进制有 0 和和 1 两个数码，基数是两个数码，基数是2，计数规则，计数规则 “

3、逢二进一逢二进一” 。 二进制数可转换为十进制数，例如二进制数可转换为十进制数，例如 (110101.01)2 = 1 25+1 24+0 23+1 22+0 21+1 20+ 0 2-1 +1 2-2 = (53.25)10(3) 八进制八进制 八进制有八进制有 0 8 八个数码，基数是八个数码，基数是8， 。 八进制数可转换为十进制数，例如八进制数可转换为十进制数，例如 (32.4)8 = 3 81 + 2 80 + 4 8-1 = (26.5)10下一页下一页返回返回上一页上一页退出退出章目录章目录(4) 十六进制十六进制 十六进制有十六进制有 0 9, a(10) , b(11) ,

4、c(12) ，d(13) ，e(14) ，f(15)十六个数码，基数是十六个数码，基数是16，计数规则，计数规则 “逢十六进一逢十六进一” 。 十六进制数可转换为十进制数，例如十六进制数可转换为十进制数，例如 (3b.6)16 = 3 161+ b 160 + 6 16-1 (59.4)102. 十进制数转换为任意进制计数十进制数转换为任意进制计数(1) 十十 二进制转换二进制转换十进制转换为二进制分整数和净小数两部分进行。十进制转换为二进制分整数和净小数两部分进行。 整数部分的转换采取除整数部分的转换采取除2取余法，直到商为零取余法，直到商为零 为止。为止。例如将十进制数例如将十进制数 27

5、.35 转换成二进制数。转换成二进制数。 下一页下一页返回返回上一页上一页退出退出章目录章目录 余数余数 1 (d0) 余数余数 1 (d1) 余数余数 0 (d2) 余数余数 1 (d3) 余数余数 1 (d4)2 272 132 62 32 100.35 2 = 0.7 整数整数0 (d-1) 0.7 2 = 1.4 整数整数1 (d-2) 0.4 2 = 0.8 整数整数0 (d-3) 0.8 2 = 1.6 整数整数1 (d-2) 0.6 2 = 1.2 整数整数1 (d-5) 0.2 2 = 0.4 整数整数0 (d-6) (27.35)10 =(d4d3 d2d1d0.d-1d-2

6、d-3d-4d-5d-6 ) = (11011.010110)2下一页下一页返回返回上一页上一页退出退出章目录章目录例：将十进制数例：将十进制数 27.35 转换成八进制数。转换成八进制数。 (27.35)10 = (33.26)8(0 1 1 0 1 1 . 0 1 0 1 1 0 )2( 3 3 . 2 6 )8(0 0 0 1 1 0 1 1 . 0 1 0 1 1 0 0 0)2( 1 b . 5 8 )16(27.35)10 = (1b.58)16下一页下一页返回返回上一页上一页退出退出章目录章目录 0+3v0-3v0+3v0-3v正脉冲：正脉冲：脉冲跃变后的值比初始值高脉冲跃变后的

7、值比初始值高负脉冲：负脉冲：脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高下一页下一页返回返回上一页上一页退出退出章目录章目录 所谓门就是一种开关，它能按照一定的条件去所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。 基本逻辑关系为基本逻辑关系为三种。三种。 下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路的概念及的意义。的意义。下一页下一页返回返回上一页上一页退出退出章目录章目录 y

8、= a b000101110100abybya下一页下一页返回返回上一页上一页退出退出章目录章目录 y = a + b000111110110aby下一页下一页返回返回上一页上一页退出退出章目录章目录101ay0下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录100vucc高电平高电平低电平低电平下一页下一页返回返回上一页上一页退出退出章目录章目录 (1) 电路电路(2) 工作原理工作原理输入输入a、b 全为高电平全为高电平“1”，输出输出 y 为为“1”。输入输入a、b 不全为不全为“1”，输出输出 y 为为“0”。0001011101

9、00aby输输 入入输出输出0v0v0v3v3v3v下一页下一页返回返回上一页上一页退出退出章目录章目录逻辑逻辑即：有即：有 0 则则 0 ， 全全 1 则则 1 。 y = a b&aby000101110100aby输输 入入输出输出 与门逻辑状态表与门逻辑状态表下一页下一页返回返回上一页上一页退出退出章目录章目录输入输入a、b全为低电平全为低电平“0”，输出输出 y 为为“0”。输入输入a、b有一个为有一个为“1”，输出输出 y 为为“1”。11100v0v0v3v3v3v00011101 或门逻辑状态表或门逻辑状态表aby输输 入入输出输出下一页下一页返回返回上一页上一页退出退

10、出章目录章目录(3) 逻辑关系逻辑关系：逻辑逻辑即：有即：有 1 则则 1 ， 全全 0 则则 0 。y=a+b111000011101 或门逻辑状态表或门逻辑状态表aby输输 入入输出输出下一页下一页返回返回上一页上一页退出退出章目录章目录(2) 逻辑表达式：逻辑表达式：y=a0101 1 010ay逻辑符号逻辑符号1ay饱和饱和下一页下一页返回返回上一页上一页退出退出章目录章目录有有 0 则则 1 ，全，全 1 则则 0 。000111100111aby输输 入入输出输出 或非逻辑状态表或非逻辑状态表y = a b下一页下一页返回返回上一页上一页退出退出章目录章目录有有 1 则则 0 ，全

11、，全 0 则则 1 。000101100101aby输输 入入输出输出 或非逻辑状态表或非逻辑状态表y = a + b 下一页下一页返回返回上一页上一页退出退出章目录章目录&aaby1有有 0 出出 0 ，全全 1 出出 1 。有有 1 出出 1 ，全全 0 出出 0 。y2下一页下一页返回返回上一页上一页退出退出章目录章目录y = a.b+c.d逻辑符号逻辑符号下一页下一页返回返回上一页上一页退出退出章目录章目录(三极管三极管三极管逻辑门电路三极管逻辑门电路) ttl门电路是双极型集成电路，与分立元件相门电路是双极型集成电路，与分立元件相比，比，具有速度快、可靠性高和微型化等优点具有

12、速度快、可靠性高和微型化等优点，目前，目前分立元件电路已被集成电路替代。下面介绍集成分立元件电路已被集成电路替代。下面介绍集成 与非门电路的工作原理、特性和参数。与非门电路的工作原理、特性和参数。下一页下一页返回返回上一页上一页退出退出章目录章目录e2e3e1bc下一页下一页返回返回上一页上一页退出退出章目录章目录4.3v钳位钳位2.1v 0 (0.3v)输入全高输入全高 1 输出为低输出为低 0 1vt1r1+ucc3.6v 1 下一页下一页返回返回上一页上一页退出退出章目录章目录 t5y r3r5ab cr4r2r1 t3 t4t2+5v t1(0.3v) 1 0 输入有低输入有低 0 输

13、出为高输出为高 1 1v 流过流过 e结的电流结的电流为正向电流为正向电流5vvy 5-0.7-0.7 =3.6v下一页下一页返回返回上一页上一页退出退出章目录章目录00010011101111011001011101011110abycy = a b c下一页下一页返回返回上一页上一页退出退出章目录章目录74ls00、74ls20管脚排列示意图管脚排列示意图下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录abde允许叠加干扰允许叠加干扰uoff0.9uoh1231234 ui 下一页下

14、一页返回返回上一页上一页退出退出章目录章目录ab uon是保证输是保证输出为额定低电平时出为额定低电平时所对应的所对应的最小输入最小输入高电平电压高电平电压。de1231234 ui uon下一页下一页返回返回上一页上一页退出退出章目录章目录 下一页下一页返回返回上一页上一页退出退出章目录章目录10 低电平，低电平，&y11r下一页下一页返回返回上一页上一页退出退出章目录章目录50%50%tpd1tpd22 2p pd d2 2p pd d1 1p pd dttt 输入波形输入波形ui输出波形输出波形uo下一页下一页返回返回上一页上一页退出退出章目录章目录 de 1 d控制端控制端下一

15、页下一页返回返回上一页上一页退出退出章目录章目录 0 1v1v控制端控制端下一页下一页返回返回上一页上一页退出退出章目录章目录 逻辑符逻辑符号号 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0abey功能表功能表1e0eaby 下一页下一页返回返回上一页上一页退出退出章目录章目录 1 0 0 a1 b1下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录 1 0 0 0 0 下一页下一页返回返回上一页上一页退出退出章目录章目录 1 0 0 1 0下一页下一页返回返回上一页上一页退出退出章目录章目录20.4.1 cmo

16、s非门电路非门电路下一页下一页返回返回上一页上一页退出退出章目录章目录t4与与t3并联，并联，t1与与t2 联；联； 当当 ab 都是高电平时都是高电平时,t1 与与 t2 同时导通，同时导通，t4 与与 t3 同时截止；输出同时截止；输出 y 为为低电平。低电平。 当当ab中有一个是低中有一个是低电平时，电平时，t1与与t2中有一个中有一个截止，截止，t4与与t3中有一个导中有一个导通通,输出输出y为高电平。为高电平。20. 4. 2 cmos下一页下一页返回返回上一页上一页退出退出章目录章目录 当当 ab 中有一个是中有一个是高电平时，高电平时，t1 与与 t2 中中有一个导通，有一个导通

17、，t4 与与 t3 中有一个截止，输出中有一个截止，输出 y 为低电平。为低电平。 当当ab都是低电平时，都是低电平时，t1 与与 t2 同时截止，同时截止，t4 与与 t3 同时导通；输出同时导通；输出 y 为高电平。为高电平。20. 4. 3 cmos下一页下一页返回返回上一页上一页退出退出章目录章目录20.4. 3vt vi i i下一页下一页返回返回上一页上一页退出退出章目录章目录i i20.4. 3vt v下一页下一页返回返回上一页上一页退出退出章目录章目录20.4. 下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页

18、返回返回上一页上一页退出退出章目录章目录aaaa100011aaaaaaaaaa 01aaaaabbaabba下一页下一页返回返回上一页上一页退出退出章目录章目录cbabcaaa)()(cbacba )()(cbacbacabacba)()()()(cabacba)()(cababcbcaa)(bcbca)(1bcaa+1=1 a a=a.下一页下一页返回返回上一页上一页退出退出章目录章目录110011111100babababa列状态表证明：列状态表证明：ab0001101111100100abbabababa0000下一页下一页返回返回上一页上一页退出退出章目录章目录证明证明：baaaba

19、)(a+ab = abaababaaabbaa)(babaa)(（3）（4）ababa)(abaab)(（5）（6）下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录 0 0 0 0 c 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页返回返回上一页上一页退出退出章目录章目录取取 y = 1 ( 或或y = 0 ) 列逻辑式列逻辑式取取 y = 1 (1) 由逻辑状态表写出逻辑式由逻辑状态表写出逻辑式 对应于对应于y = 1，一种组合中，输入变量一种组合中，输入变量之间是之间是“

20、与与”关系，关系， 0 0 0 0 c 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页返回返回上一页上一页退出退出章目录章目录abccbacbacbay 0 0 0 0 c 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录(2)应用应用 与非与非 门构成门构成 或或 门电路门电路(1) 应用应用“与非与非”门构成门构成“与与”门

21、电路门电路由逻辑代数运算法则：由逻辑代数运算法则：ababy由逻辑代数运算法则：由逻辑代数运算法则：bababay下一页下一页返回返回上一页上一页退出退出章目录章目录ay 由逻辑代数运算法则：由逻辑代数运算法则：bababay下一页下一页返回返回上一页上一页退出退出章目录章目录例例1：化简化简cabcbacbaabcy)()(bbcabbaccaac a例例2：化简化简cbcaaby)(aacbcaabcbacacababcaab下一页下一页返回返回上一页上一页退出退出章目录章目录babaa例例3：化简化简cbacbaabcyabccbacbaabcacbc cbcba)(cbcbacbaba

22、abcbacbay例例4：化简化简下一页下一页返回返回上一页上一页退出退出章目录章目录例例5：化简化简dbcdcbadababcydbabcdcbaabcdbcdcbaabdbcdcbab)(dcbcdabcdbcdab)(dadbcdcbaabcbcdabcdb下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录ba0101bababababca00100m01 11 101m3m2m4m5m7m6mab000m01 11 101m3m2m4m5m7m6mcd0001111012m13m15m14m8m9m11m10m下一页下一页返回返回上

23、一页上一页退出退出章目录章目录abc001001 11 101111 0 0 0 0 c 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页返回返回上一页上一页退出退出章目录章目录abc001001 11 101111abccbacbacbay下一页下一页返回返回上一页上一页退出退出章目录章目录abc001001 11 101111abccabcbabcay用卡诺图表示并化简。用卡诺图表示并化简。解：解：1.卡诺图卡诺图2.合并最小项合并最小项3.写出最简写出最简“与或与或”逻辑式逻辑式下一页下一页返回返回上一页上一页退出退出章目录章

24、目录abc001001 11 101111解：解：三个圈最小项分别为：三个圈最小项分别为：合并最小项合并最小项abccbaabcbcacababc bcacababacbcy下一页下一页返回返回上一页上一页退出退出章目录章目录00abc1001 11 101111解：解：cacbyab0001 11 10cd000111101111dby cbabcacbacbay(1)(2)dcbadcbadcbadcbay下一页下一页返回返回上一页上一页退出退出章目录章目录解：解：dbayab0001 11 10cd000111101dbdbcbaay111111111下一页下一页返回返回上一页上一页退出

25、退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录确定确定下一页下一页返回返回上一页上一页退出退出章目录章目录y = y2 y3= a ab b ab.a b.a b.a. .a bb下一页下一页返回返回上一页上一页退出退出章目录章目录反演律反演律反演律反演律下一页下一页返回返回上一页上一页退出退出章目录章目录=a baby001 100111001下一页下一页返回返回上一页上一页退出退出章目录章目录a b.y = ab ab .abab= ab +ab下一页下一页返回返回上一页上一页退出退出章目录章目录=a b=a baby001 100100111下一页下一页返回返回上一

26、页上一页退出退出章目录章目录101aa=ac +bcy=ac bc 设：设：c = 1封锁封锁打开打开选通选通a信号信号下一页下一页返回返回上一页上一页退出退出章目录章目录001设：设：c= 0选通选通b信号信号b=ac +bcy=ac bc下一页下一页返回返回上一页上一页退出退出章目录章目录 acbcaby acbcaby acbcab 0 0 0 c 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00010111下一页下一页返回返回上一页上一页退出退出章目录章目录 (1) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻

27、辑表达由逻辑状态表写出逻辑表达式式 (3) 简化和变换逻辑表达式简化和变换逻辑表达式(4) 画出逻辑图画出逻辑图下一页下一页返回返回上一页上一页退出退出章目录章目录 ( 0 0 0 0 c 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1下一页下一页返回返回上一页上一页退出退出章目录章目录cbacbababcayc 0 0 0 0 c 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1acbcbay acbcbay cabcba. )(bacba cbacbacbacbacbabca ）（cbac

28、bac)bacbacbabca ()(abc001001 11 101111下一页下一页返回返回上一页上一页退出退出章目录章目录cabcbay. )(bacbay 下一页下一页返回返回上一页上一页退出退出章目录章目录 ( 0 0 0 0 y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1abccbacbacbay bcacbacbacbaabccbacbacbay 解：解：下一页下一页返回返回上一页上一页退出退出章目录章目录跳转跳转ycba01100 1111101010下一页下一页返回返回上一页上一页退出退出章目录章目录 开工为开工为 1 ，

29、不开工为，不开工为 0 ； g1和和 g2运行为运行为 1，不运行为，不运行为 0 。下一页下一页返回返回上一页上一页退出退出章目录章目录0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0a b c g1 g2下一页下一页返回返回上一页上一页退出退出章目录章目录abccabcbabcag 1abccbacbacbag 2abc001001 11 101111acbcabg 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0a b c g1 g2 1

30、00011 0 1下一页下一页返回返回上一页上一页退出退出章目录章目录acbcabg 1acbcab abccbacbacbag 2abccbacbacbag 2 abc00100111101111下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录20.7 加法器加法器下一页下一页返回返回上一页上一页退出退出章目录章目录20. 7 加法器加法器0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退

31、出退出章目录章目录bababasabc a b s c0 0 0 00 1 1 01 0 1 01 1 0 1下一页下一页返回返回上一页上一页退出退出章目录章目录输入输入-1表示低位来的进位表示低位来的进位下一页下一页返回返回上一页上一页退出退出章目录章目录1iii1iii1iii1iiiicbacbacbacbas1iii1iii1iii1iiiicbacbacbacbac1ii1iiiicacbba1iiicba0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1下一页下一页返回返回上一页上一页退出退出章目录

32、章目录1ii1iiiiicacbbac1iiiicbas半加器构成的全加器半加器构成的全加器下一页下一页返回返回上一页上一页退出退出章目录章目录 n 位二进制代码有位二进制代码有 2n 种组合种组合, 可以表示可以表示 2n 个信息。个信息。下一页下一页返回返回上一页上一页退出退出章目录章目录 编码编码器器下一页下一页返回返回上一页上一页退出退出章目录章目录 解：解：下一页下一页返回返回上一页上一页退出退出章目录章目录0 0 01 0 0i0i1i2i3i5i6i输入输入输输 出出y2 y1 y0下一页下一页返回返回上一页上一页退出退出章目录章目录y2 = i4 + i5 + i6 +i7 =

33、 i4 i5 i6 i7.= i4+ i5+ i6+ i7y1 = i2+i3+i6+i7 = i2 i3 i6 i7. . .= i2 + i3 + i6+ i7y0 = i1+ i3+ i5+ i7 = i1 i3 i5 i7.= i1 + i3+ i5 + i7下一页下一页返回返回上一页上一页退出退出章目录章目录1000 0 0 0011 1下一页下一页返回返回上一页上一页退出退出章目录章目录表示十进制数表示十进制数10个个编码器编码器下一页下一页返回返回上一页上一页退出退出章目录章目录 00011101000011110001101100000000111下一页下一页返回返回上一页上一

34、页退出退出章目录章目录y3 = i8+i9下一页下一页返回返回上一页上一页退出退出章目录章目录1000000001110110100下一页下一页返回返回上一页上一页退出退出章目录章目录98983.iiiiy 765476542iiiiiiiiy 763276321iiiiiiiiy 97531975310iiiiiiiiiiy 下一页下一页返回返回上一页上一页退出退出章目录章目录十键十键8421码编码器的逻辑图码编码器的逻辑图下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录i9y0i8i7i6i5i4i3i2i1y1y2y3 1 1 1

35、1 1 1 1 1 1 1 1 1 1输输 入入 (低电平有效低电平有效)输输 出出(8421反码反码)0 0 1 1 0 1 0 0 1 1 1 1 1 0 1 0 0 01 1 1 0 1 0 0 11 1 1 1 0 1 0 1 01 1 1 1 1 0 1 0 1 11 1 1 1 1 1 0 1 1 0 01 1 1 1 1 1 1 0 1 1 0 11 1 1 1 1 1 1 1 0 1 1 1 0下一页下一页返回返回上一页上一页退出退出章目录章目录例例: : 74ls147集成优先编码器集成优先编码器(10线线-4线线)74ls147引脚图引脚图下一页下一页返回返回上一页上一页退

36、出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录 输输 入入a b cy0 y1 y2 y3 y4 y5 y6 y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出下一页下一页返回返回上一页上一页退出退出章目录章目录y0=a b cy1=a b cy2=a b cy3=a b c

37、y7=a b cy4=a bcy6=a b cy5=a b c下一页下一页返回返回上一页上一页退出退出章目录章目录 0 1 1 1 0 001000000下一页下一页返回返回上一页上一页退出退出章目录章目录时时，当当 0 s下一页下一页返回返回上一页上一页退出退出章目录章目录00脱离总线脱离总线数据数据下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录74ls译码器译码器 输输 入入 输输 出出sa0a1y0110 0 00 0 11 001 101110 y1y2y3111011101110111 74ls139型译码器型译码器s = 0

38、时译码器工时译码器工作作输出低电平有效输出低电平有效下一页下一页返回返回上一页上一页退出退出章目录章目录二二 十十进进制制代代码码下一页下一页返回返回上一页上一页退出退出章目录章目录gfedcba 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光dgfecbagfedcba共阳极接法共阳极接法共阴极接法共阴极接法下一页下一页返回返回上一页上一页退出退出章目录章目录100101111117个个4位位下一页下一页返回返回上一页上一页退出退出章目录章目

39、录gfedcbaq3 q2 q1 q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9下一页下一页返回返回上一页上一页退出退出章目录章目录七段译码器和数码管的连接图七段译码器和数码管的连接图 74ls247型译码型译码器器外引线排列图外引线排列图下一页下一页返回返回上一页上一页退出退出章目录章目录下一页下一页返回返回上一页上一页退出退出章目录章目录从从多路多路数据中选择其中所需要的数据中选择其中所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端控制信号控制信号下一页下一页返回返回上一页上一页退出退出章目录章目录100000074ls153型型4选选1