《数字逻辑》实验指导书级软件

1、实验要求及考核方式1、实验预习 预备知识+熟悉实验内容2、必备工具 实验指导书+笔+预习实验报告+理论教材3、操作要求 实验前认真学习注意事项+实验后仪器及工作台整理4、实验完毕上交完整实验报告5、考核方式（考试卷面成绩50%+平时成绩50%（包括操作成绩+实验报告）实验一 熟悉数字逻辑实验箱及万用表的使用一、实验目的1、熟悉数字逻辑实验箱各大模块的组成掌握其使用方法。2、熟悉数字万用表的使用方法。二、实验设备及器件1、数字逻辑实验箱 1台2、数字万用表 1台三、实验预备知识1、数字万用表常用功能及使用方法？2、基本门电路的运算逻辑？3、集成芯片的常用封装形式有哪些？4、常用的电子显示器件有哪

2、些？四、实验内容与步骤1、学会用数字万用表测电压、电阻等的使用方法； 测出实验箱电源电压； 测出连接导线电阻； 2、电源及开关模块（1）熟悉电源及地的引出点？（2）熟悉用开关输出高低逻辑电平？3、基本逻辑门模块及逻辑功能测试测试二输入与门、或门、与非的逻辑功能。按表1-1要求用开关改变输入端A，B的状态，借助指示灯和万用表，把测试结果填入表1-1中。表1-1 输入（与、或、与非） 输出F（与、或、与非）AB万用表测电压(V)逻辑状态00110101门电路类型4、熟悉DIP封装的集成模块的引脚分布及与插座安装方法（1）DIP封装？英文全称？ （2）学会如何分辨集成芯片的引脚排列？（3）集成芯片如

3、何安插到芯片座？5、熟悉显示模块及功能测试（1）如何用发光二极管显示一组（如4位）逻辑状态？（2）数码管的显示原理及使用？6、了解实验箱其他功能模块及用途（1）实验箱其他功能模块有？（2）使用注意事项？五、实验要求1、掌握数字万用表常用使用方法。2、分析基本门电路的逻辑功能，将实验结果填入各相应表中。3、回答思考题实验箱上的发光二极管是共阳极还是共阴极？如何分辨？4、独立完成实验，交出完整的报告。实验二 TTL门电路功能测试一、实验目的1、熟悉TTL各种门电路的逻辑功能及测试方法。2、熟悉数字万用表的常用功能及使用方法。3、掌握门电路相互转换方法。二、实验设备及器件1. 数字逻辑实验箱 1台2

4、. 数字万用表 1台3. 74LS20双四输入与非门 1片4. 74LS08四二输入与门 1片5. 74LS00四二输入与非门 2片三、实验预备知识1、74LS20、74LS08、74LS00逻辑功能及引脚分布图？2、集成芯片逻辑功能测试方法？3、门电路相互转换的原理及实现方法？四、实验内容与步骤1、与非门逻辑功能测试用74LS20双四输入与非门进行实验，其引脚图如下所示。(1)、按图1-1接线图1-1 (2)、按表1-1要求用开关改变输入端A，B，C，D的状态，借助指示灯和万用表，把测试结果填入表1-1中。表1-1 输入 输出F A B C D 电压(V) 逻辑状态 0 0 0 0 0 0

5、0 1 0 1 0 1 1 0 1 1 1 1 1 12、与非门逻辑功能测试用74LS00四二输入与非门进行实验，其引脚图见下图。（1）、按图1-2接线图1-2 （2）、按表1-2要求用开关改变输入量A，B的状态，借助指示灯和万用表观测各对应输出端F的状态，并把测试结果记入表1-2中。表1-2 输入 输出 F A B 电压(V) 逻辑状态 0 0 0 1 1 0 1 13、与门逻辑功能测试用74LS08四二输入与门进行实验，其引脚图见下图所示。（1）、按图1-3接线图1-3 （2）、按表1-3要求用开关改变输入量A，B的状态，借助指示灯和万用表观测各对应输出端F的状态，并把测试结果填入表1-3

6、中。表1-3 输入 输出 F A B 电压(V) 逻辑状态 0 0 0 1 1 0 1 14、利用74LS00实现“同或电路”，“或电路”，“或非电路”，“异或电路”要写出各种电路的逻辑表达式和真值表，画出逻辑图并在实验箱上加以验证。例如：用与非门实现与逻辑（3个与非门实现与逻辑）四、实验要求1、将实验结果填入各相应表中。2、分析各门电路的逻辑功能。3、回答思考题（1）、二输入与非门一个输入端接连续脉冲，另一端是何逻辑状态时允许脉冲通过，是何逻辑状态时禁止脉冲通过?（2）、为什么异或门又称可控反相门?4、独立完成实验，交出完整的报告。实验三 组合逻辑电路设计一、实验目的 1、掌握组合逻辑电路的

7、设计方法。2、测试组合逻辑电路的逻辑功能。3、学习使用基本门电路设计实际逻辑问题。二、实验仪器设备和器件1、实验仪器数字电路实验箱 1台数字万用表 1台2、实验器件74LS00 2片三、实验预备知识1、组合逻辑电路的特点？2、组合逻辑电路的分析步骤？3、组合逻辑电路的设计步骤？4、使用基本门电路设计实际问题的逻辑问题的方法？四、实验原理组合电路的特点是任何时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路的状态无关。组合电路的分析步骤：（二）组合逻辑电路的设计步骤：首先根据给定的实际问题进行逻辑抽象，确定输入、输出变量，并进行状态赋值，再根据给定的因果关系，列出逻辑真值表。然后用公式法

8、或卡诺图法化简逻辑函数式，以得到最简表达式。最后根据给定的器件画出逻辑图。组合逻辑电路的设计步骤如下：1）明确实际问题的逻辑功能。许多实际问题设计要求是用文字描述的，因此，需要确定实际问题的逻辑功能，并确定输入、输出变量数及表示符号。2）根据对电路逻辑功能的要求，列出真值表。3）由真值表写出逻辑表达式。4）简化和变换逻辑表达式，从而画出逻辑图。四、实验内容组合逻辑电路设计1、某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用与非门设计该表决电路。2、设计一个保密锁电路，保密锁上有三个键钮A、B、C

9、。要求当三个键钮都不按下时既不开锁也不报警；当三个键钮同时按下时，或A、B两个同时按下时，锁就能被打开即开锁指示灯亮；而当不符合上列组合状态时，报警指示灯亮。试设计此电路，列出真值表，写出函数式，画出最简的实验电路。(用最少的与非门实现)。(注：取A、B、C三个键钮状态为输入变量，开锁信号和报警信号为输出变量，分别用F1用F2表示。设键钮按下时为“1”，不按时为“0”；报警时为“1”，不报警时为“0”，A、B、C都不按时，应不开锁也不报警。)3、某雷达站有三部雷达A、B、C，其中A、B功率消耗相等，C的功率是A的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，

10、发电机Y的最大功率是X的三倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式起、停发电机。五、实验要求： 1、总结组合电路的分析及设计方法。2、按要求设计实际逻辑电路并测试其功能，写出最简与非表达式，画出原理图。3、独立完成实验，交出完整的报告。实验四 触发器一、实验目的1、掌握常用触发器的逻辑功能和测试方法。2、测试J-K触发器的逻辑功能和D触发器的逻辑功能。3熟悉触发器之间相互转换的方法。二、实验设备及器材1、数字逻辑实验箱 1台 2、与非门74LS04，J-K触发器74LS112，D触发器74LS74。三、实验预习要求1、常用触发器有哪些？它们的基本逻辑功能及原

11、理？2、触发器相互转换方法？3、触发器设计计数器方法？四、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。 JK触发器的状态方程为：Qn+1 JnQn J和K是数据输入端，是触发器状态更新的依据。Q与为两个互补输出端。通常把 Q0、1的状态定为触发器“0”状态；而把Q1，0定

12、为“1”状态。图1-1 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表1-1：表1-1输 入输 出DDCPJKQn+1n+101×××1010×××0100×××1100Qnn1110101101011111nQn11××Qnn注：× 任意态 高到低电平跳变 低到高电平跳变Qn（n ） 现态 Qn+1（n+1 ） 次态 不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 2、D触发器图1-2 74LS74引脚排列及逻辑符号表1-2输 入输

13、出DDCPDQn1n101××1010××0100××111101100111×Qnn 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。五、实验内容1、JK触发器功能测试用74LS112作为测试器件，使用74LS

14、112时，注意其1脚作为CP输入端。1 异步置位和复位功能测试。Rd 、Sd加给表1-3规定的电平，CP、J、K端均为任意状态，用实验仪“电平显示”分别测量输出端逻辑状态，将其结果记入表1-3中。表1-3CPJKRdSdQQ×××01×××10注：表中“×”为任意状态（下同）。（2）逻辑功能测试将74LS112的CP端接至“单次脉冲”，Rd 、Sd接“1”电平，在CP=0状态下，J、K端状态分别四种情况，按表1-4预置Q端状态，CP经01010（由“单次脉冲”供给，模拟两个脉冲），由“电平显示”测量输出Q逻辑电平，记入表1-

15、4中。表1-4J0101K0011CP01010010100101001010Q11110000注：表中Q栏中已注明电平是要求预置的电平。2D触发器功能测试用74LS74做测试器件。注意它是一块双D触发器，一块器件含有两个D触发器，实验时只需测试其中任何一个器件即可。1 异步置位和复位功能测试Rd 、Sd加给表1-5规定的电平。CP、D端均为任意状态，分别测量输出端逻辑状态，将其结果记入表1-5中。表1-5CPDRdSdQQ××01××102逻辑功能测试表1-6D01CP0101001010Q0011 注：表中Q栏已注明之电平状态，是要求预置的状态。将7

16、4LS74的CP端换至“单次脉冲”， Rd 、Sd接“1”电平。在CP=0的状态下，D端状态分别两种情况，按表1-6预置Q端状态。CP经01010（由“单次脉冲”供给，模拟两个脉冲）。测量输出端Q的逻辑电平，记入表1-6中。3、触发器之间的相互转换实验设计。在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、K两端连在一起，并认它为T端，就得到所需的T触发器。T触发器的功能如表1-7所示。表1-7 T触发器的逻辑功能输 入输出DDCPTQn101××110××0110Qn111n要

17、求用J-K触发器构成D触发器，写出其状态方程和实验原理，画出电路图，完成逻辑状态测试表，记入表1-8中。表1-8JKD01CP0101001010Q0011 注：表中Q栏已注明之电平状态，是要求预置的状态。六、思考题说明74LS74D触发器与由74LS112JK触发器组成的D触发器有何区别？七、实验要求1完成数据表格。2写出状态方程和实验原理。3画出实验电路图。4回答思考题。5、独立完成实验，交出完整的报告。实验五 同步时序逻辑电路的设计一、实验目的1掌握同步时序逻辑电路的设计方法。2学会使用触发器设计时序逻辑电路。3学习由触发器构成计数器的方法及其逻辑功能的测试方法。二、实验器材1数字电子技

18、术实验箱 1台 2. 方案2的关键器件：与非门74LS04，J-K触发器74LS112，D触发器74LS74。三、实验预备知识1熟悉实验原理，了解常用触发器的基本逻辑功能？2、同步时序逻辑电路设计步骤？2预习实验内容，选择设计方案？四、实验内容应用触发器构成同步六进制加法或减法计数器。（1）要求用J-K触发器构成一个六进制同步加法计数器，各触发器的输出端分别由发光二极管输出，其对应转换状态为000001010011100101000，写出实验原理，画出电路图，完成逻辑状态测试表。（2）要求用D触发器构成一个六进制同步减法计数器，各触发器的输出端分别由发光二极管输出，其对应转换状态为000101

19、100011010001000，写出实验原理，画出电路图，完成逻辑状态测试表。五、思考题说明74LS74D触发器与由74LS112JK触发器设计的计数器有何区别？六、实验报告要求1完成数据表格。2写出状态方程和实验原理。3画出实验电路图。4回答思考题。5、独立完成实验，上交实验报告。实验六 3/8译码器一、实验目的1、掌握译码器的逻辑功能及测试。2、学会常用集成译码器件的使用方法及应用。二、实验设备及器材 1、数字电路实验箱 1台 2、74LS138（2片）三、实验预备知识1、查阅所用器件的引脚图、各引脚标号及功能。摘录其引脚排列图备用。2、分析74LS138的功能表，了解各端口的职能及相互关

20、系；四、实验原理译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线4线、3线8线和4线16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。二进制译码器

21、实际上是负脉冲输出的脉冲分配器，而且还能方便地实现逻辑函数。典型的变量译码器有3线8线译码器74LS138。数码显示译码器除了译码功能外，还可作数码管的驱动器。常用的是BCD码七段译码驱动器此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等。五、实验内容及步骤1、译码器逻辑功能测试。74LS138引脚图见下图：1）按图1-1接线。2） 根据表1-1，利用开关设置S1，/S2，/S3及A2，A1，A0的状态，借助指示灯或万用表观测/Q0-/Q7的状态，记入表1-1。 图1-1表1-13、利用译码器实现全加器电路用74LS138和74LS20按图2-3接线，74LS

22、20芯片14脚接+5V，7脚接地.利用开关改变输入Ai，Bi，Ci-1的状态，借助指示灯或万用表观测输出Si，Ci的状态，记入表2-3中，写出输出端的逻辑表达式。图 2-3表2-3 输 入 输 出/S1 Ai BiCi-1 Si Ci0100010011010101111001101111011114、设计实验：用译码器74LS138和适当的逻辑门实现函数六、实验要求1、整理实验数据记录到相应表格。2、用实验结果说明图1-3的逻辑功能。3、画出自行设计的电路，说明设计原理并自理实验步骤。4、测试自行设计电路的功能。5、独立完成实验，交出完整的报告。实验七 数字显示电路设计（一）计数器一、实验目

23、的1、熟悉集成二进制计数器74LS161的逻辑功能、工作原理及使用方法。2、掌握计数器74LS161的功能扩展及实际应用。二、实验仪器设备和器件 1、实验仪器数字逻辑实验箱数字万用表2、主要实验器件：74LS161三、实验预备知识1、提出设计实现方案画出实验电路图并简要加以说明。2、计数器74LS161引脚及功能。四、实验原理说明74LS161引脚图中规模4位同步二进制加法计数器（74LS161）的功能表如下：CPEP ET工作状态X0XX X置零10X X预置数XX11110 1X 0保持保持（但C0）111 1计数由表中可以看出74LS161是一个具有异步清零，同步置数、保持和计数功能的4

24、位二进制加法计数器，其共有16个状态（Q3Q2Q1Q0由00001111），即其N16。应用N进制中规模集成器件，实现M进制的计数器。当MN时，应从N进制计数器状态转换表中跳跃（NM）个状态，通常利用清除端（）和并行置入端（）来实现。当M>N时，应用2片或2片以上的74LS161芯片。如32进制的计数器应用2片74LS161芯片。五、实验内容： 应用74LS161计数器及适当的门电路构成10进制循环加法计数器，两个相邻数字间隔为1S，要求计数前先清零。试设计出一种输出用数码管显示的电路。 六、实验要求： 1、总结设计方法和实验调试方法。2画出实验电路图。3、总结实验中所出现的问题，提出改

25、进方案。4、心得体会。5、独立完成实验，上交实验报告。实验七 数字显示电路设计（二）一、实验目的1学会555定时器构成多谐振荡器的方法。2巩固集成JK触发器的逻辑功能与应用。3学会设计综合型电路，提高综合分析和设计能力。二、实验原理本实验电路分别由多谐振荡器、分频器、计数器、译码器和数字显示器等五部分组成，电路原理框图如图1-1所示。图1-1 振荡、分频、计数、译码和显示原理框图1、多谐振荡器 由555定时器构成，其波形主要参数估算公式如下：正脉冲宽度：tph=0.69(R1+R2)C负脉冲宽度：tpL=0.69R2C重复周期：t= tph +tpL=0.69(R1+2R2)C重复频率：f0=1/T=1.44/(R1+2R2)C占空比：q= (R1+R2) /(R1+2R2)注意：555定时器必须接复位开关，每启动一次，先将复位开关接地端，然后，再接高电位端。555定时器的引脚图如图1-2所示。图1-22、分频器图中74LS112为2JK触发器组成分频电路，其输出频率为：f=f0/4。其中CLK为CP脉冲输入端，PRE为置位端，低电平有效，正常工作时应接高电平。3、计数器用于记录脉冲的个数，采用74LS163（或者74LS161）组成。其引脚如图9.2（b）所示。其中：