组成原理实验指导书201503_

1、计算机组成原理/计算机组成与体系结构实验指导书 班级 学号 姓名 温州大学物理与电子信息工程学院实验地点：1A409任课教师：童长飞实验项目与学时分配序号实验名称时数实验类别实验类型实验一寄存器与运算器4专业验证性实验二存储器原理4专业验证性实验三数据通路综合实验2专业综合性实验四微程序控制器的组成4专业验证性实验五微程序综合设计实验4专业综合性合计18实验原理图图1 实验数据通路图注意：图中信号若带“#”号，表示负逻辑，即0表示有效，1为无效。在操作前，所有的写信号、地址增1和总线开关信号必须关闭。带Ti的信号需要QD配合。SW_BUS#：手动开关SW7-SW0到DBUS的总线开关WR1 W

2、R0：写入Ri数据的索引信号LDRi： 写入Ri数据的写控制信号RD1 DR0： RF寄存器左端口读出Ri数据的索引RS1 RS0： RF寄存器右端口读出Ri数据的索引RS_BUS#： RF寄存器右端口数据到DBUS的总线开关LDDR1、LDDR2：分别控制DR1、DR2的写控制信号。DR1、DR2分别为ALU运算器的A和B数据。Cn#： 运算的最低位进位C： 运算器运算后最高位的进位M、S3、S2、S1、S0：运算模式选择ALU_BUS#：运算器输出到DBUS的总线开关LDAR#： 对AR1写入的控制信号，AR1为RAM的地址寄存器AR+1： AR1地址自增1，与LDAR#不能同时有效LR/

3、W： LR/W=1，内存左端口读出数据；LR/W=0，内存左端口写入数据CEL#: 内存左端口数据交换使能开关RAM_BUS#： 内存左端口数据与DBUS相通的总线开关LDPC#： 写入程序计数器PC的写控制信号，PC为RAM右端口数据的地址PC+1： 程序计数器PC自增1，PC+1与LDPC#不能同时有效CER#： RAM右端口数据输出使能LDIR： 写入IR指令寄存器的写控制信号表1 运算模式表S3S2S1S0MCn#运算结果100101A+B011000A-B000000A101111A & B在单拍模式下（DP=1,DZ=0）,按一下QD键，则会产生如下时序： MF T1 T2

4、 T3 T4图2 在DP（单拍）模式下，QD启动键按一次对T1、T2、T3、T4的影响温州大学物理与电子信息工程学院 计算机组成原理 实验报告实验名称：实验一：寄存器与运算器班 级：姓 名：学 号：实验地点：日 期： 实验目的及要求1、熟悉TEC-5系统2、了解单拍时序3、掌握在TEC-5中由控制台向数据总线、寄存器写入数据的操作方法4、熟悉寄存器的数据传输通路5、验证实验台运算器的8位加、减、逻辑与功能实验所用器件和仪表1、 TEC-5计算机组成原理实验系统一台2、 数字示波器和数字万用表实验原理图图1-1 实验原理图实验原理1）寄存器Ri的数据写入实验原理如图1-1所示，RF寄存器中有4个

5、Ri，分别为R0、R1、R2、R3，数据写入用WR1 WR0索引被写入的Ri，具体如下：WR1 WR0=00， 写R0；WR1 WR0=01， 写R1；WR1 WR0=10， 写R2；WR1 WR0=11， 写R3。Ri数据仅被WR1 WR0索引不够，还需要LDRi信号有效，写入信号若带有T1T4，则说明该信号需要QD时序配合，在单拍模式下（DP=1,DZ=0）,按1次QD键，则会产生如下时序： MF T1 T2 T3 T4则，在T3时刻，LDRi和T3同时有效，DBUS数据写入WR1 WR0索引的寄存器。在本实验中，DBUS上的数据来源有：手动开关SW7-SW0（由SW_BUS#控制）、RF

6、寄存器右端口（由RS_BUS#控制输出，RS1 RS0索引输出的Ri）、ALU运算器的输出（ALU_BUS#控制），并且在同一时刻，DBUS上只允许1个数据源的数据输出，若多个数据源输出，会造成数据冲突。2）寄存器数据的读取寄存器数据在右端口读出最为方便，确保其他总线关闭的前提下，打开RS_BUS#(RS_BUS#=0)，通过RS1 RS0选取相应的Ri，即可在DBUS上看到相应的数据。3）运算器运算操作ALU运算器需要两个数据A和B进行运算，A数据在DR1中，由RF左端口提供数据源，B数据在DR2中，由RF右端口提供数据源，数据进入DR1或DR2，要通过LDDR1或LDDR2信号写入操作。在

7、本课程中，主要用到的运算模式为如表1-1所示。表1-1 运算模式表S3S2S1S0MCn#运算结果100101A+B 加法011000A-B 减法000001A 直通101111A & B 与运算其中M=0为算术运算，M=1为逻辑运算，Cn#为运算器低位进位信号，在ADD加法和SUB减法中的值分别为1和0。ALU运算完，在其他总线均关闭的前提下，可通过ALU_BUS#=0查看运算结果，并可通过DBUS存入Ri寄存器或RAM中。 实验内容、步骤及结果分析（第1次实验）1、 按表1-2连接线路。表1-2 实验连线表SW_BUS#RS_BUS#ALU_BUS#MS3, S0,Cn#K15 K

8、14K13K12K11K10K9S2, S1LDDR1LDDR2RD1RD0RS1RS0LDRiK8K7K6K5K4K3K2WR1WR0K1K02、对系统初始化，直观初始化见表1-3。初始化的目的：关闭所有总线开关（带BUS的信号）和写信号（带Ti的信号）。信号H为1，L为0，X表示0或1均可。表1-3 系统直观初始化（将Ki开关按表置1或置0）SW_BUS#RS_BUS#ALU_BUS#S3, S0K15 K14K13K12K11K10K9111XS2, S1LDDR1LDDR2RD1RD0RS1RS0LDRiK8K7K6K5K4K3K2X0XXXX0WR1WR0不连接不连接K1K0DPDB

9、XX103、把数据通过手动开关（控制台）写入寄存器Ri。3.1）实现MOV R0,0fh的手动操作（含义：将0fH写入寄存器R0，或者说给寄存器R0赋值为f0h）。操作思路：数据通过控制台SW7-SW0设置，打开SW_BUS#总线（SW_BUS#=0）,此时能在DBUS上看到SW7-SW0设置的数据，WR1 WR0=00，设置写入R0的索引，LDRi=1，打开写Ri信号，由于LDRi带T3，需要QD1一次产生相应的时序，操作完毕后，需要将写信号关闭，数据源总线关闭。具体操作如下：SW_BUS# =0 (K15)QD一次LDRi(T3)=0 (K2)控制台（SW7-SW0）=0000 1111S

10、W_BUS# =1 (K15)WR1 WR0=00 (K1 K0)LDRi(T3)=1 (K2)3.2) 实现R0的读取操作R0可通过RF右端口读取，将RS_BUS#=0, RS1 RS0=00,即可在DBUS上读取相应的值，具体操作如下：RS_BUS# =0(K14)读数据RS_BUS# =1(K14)RS1 RS0=00读取结果为（ ）（2进制），即（ ）（16进制）。3.3）实现 MOV R1，B2h3.6）读取R1的值（用16进制表示），R1=（ ）。4 运算器的操作4.1）实现 ADD R2,R0,R1 (含义：执行R0+R1,并将运算结果赋给R2)该实现分成两步操作：1）将R0送入

11、A端口（DR1），R1送入B端口（DR2）；2）通过S3S0、M和Cn#选择ADD加法运算，并把运算结果通过ALU_BUS#输出到DBUS总线上，进而送入R2。RD1 RD0=00 （K6 K5）QD一次LDDR2（T2）=0 （K7）LDDR1（T2）=1 （K7）LDDR1（T2）=0 （K7）RS1 RS0=01 （K4 K3）LDDR2（T2）=1 （K7）S3 S2 S1 S0=1001 （K9 K8 K8 K9）Cn# =1 （K9）QD一次LDRi（T3）=0 （K2）M=0 （K12），ALU_BUS#=1 (K13)ALU_BUS#=0 (K13)WR1 WR0=10 （K1

12、 K0）LDRi（T3）=1 （K2）R2的理论值为（ ），实际值为（ ），用16进制表示。4.2） 实现 SUB R3，R1，R0（含义：执行R1-R0，并把运算结果赋给R3）R3的理论值为（ ），实际值为（ ），用16进制表示。5、【思考题】。实现如下指令：MOV R2，AAH；MOV R3，53H;AND R1,R2,R3; (AND为与运算)给出具体操作过程和查看结果的过程(按实验报告中的方框格式规范填写)教师评语：实验成绩： 教师： 年 月 日36温州大学物理与电子信息工程学院 计算机组成原理 实验报告实验名称：实验二：存储器原理班 级：姓 名：学 号：实验地点：日 期： 实验目的及

13、要求1、了解双端口静态RAM的工作特性及使用方法2、理解RAM的读写操作过程3、实现内存与寄存器间的读写操作实验所用器件和仪表1、 TEC-5计算机组成原理实验系统一台2、 数字示波器和数字万用表实验原理具体原理见实验原理图2-1。双口RAM支持同时对两个端口读写操作。在图2-1中，双口RAM左端口为数据端口，通过数据端口可对RAM读写操作。右端口为指令端口，只能进行读操作（注意双口RAM右端口本身也支持读写操作，只是在本系统中由端口读写控制线RRW一直处于高电平，故一直处于读操作状态）。实验系统的双口RAM本身具有2048×8位的存储空间，但是A8-A10地址线接地，只使用了A7-

14、A0地址，实际能访问256×8位的存储空间。双口RAM左端口为数据端口操作。对RAM读写，需要先给出RAM的地址，再进行读写。左端口地址寄存器AR1由LDAR#或AR+1两种方式控制。AR1地址载入操作。AR1地址载入有两种模式：1）通过LDAR#（T2）=0，将DBUS数据载入AR1；2）通过AR+1在AR1原数据基础上自增1。两种模式不能兼容，故LDAR#和AR+1不能同时有效。CEL#控制数据端口输出使能，CEL#=0时，RAM左端口数据能与外部数据交换（同时还需要RAM_BUS#有效，才能与DBUS进行数据交换）；CEL#=1，数据端口为三态门高阻态，与外部数据断开。读左端口

15、内存：1）赋AR1所需要读取的内存的地址；2）CEL#=0, RAM_BUS#=0，LR/W=1(读操作)，即可在DBUS上读取相应地址的内存值；3）读取完毕，需要关闭CEL#=1，RAM_BS#=1，使得DBUS上切断RAM数据源。写左端口内存：1）赋AR1所需要写入的内存的地址；2）在DBUS上开启相应的数据源，CEL#=0, RAM_BUS#=0, LR/W=0(写操作)，QD产生时序，将DBUS数据写入内存；3）关闭CEL#、RAM_BUS#，LR/W置于读模式，关闭数据源。双口RAM右端口为指令端口，只能读数据，不能写。右端口的RAM地址由PC寄存器决定。PC值可通过两种方式修改：1

16、）LDPC#载入DBUS数据；2）PC+1在PC值基础上自增1，并且这两种方式不能兼容，若LDPC#与PC+1同时开启，PC值的改变将不可控。通过开启CER#和LDIR，以及QD时序，即可将PC指向的内存数据载入IR指令寄存器，供指令操作码译码（IR7-IR4）和地址码解码（IR3-IR0）。右端口数据载入IR可在IR指示灯上看结果。PC值和AR1的值也可在相应的指示灯上看到结果。图2-1 实验原理图2、 按表2-1连接线路。表2-1 实验连线表SW_BUS#RS_BUS#RAM_BUS#CEL#LR/WLDAR#AR+1K15 K14K13K12K11K10K9CER#LDIRLDPC#PC

17、+1RS1RS0LDRiK8K7K6K5K4K3K2WR1WR0K1K02、对系统初始化，直观初始化见表1-3。初始化的目的：关闭所有总线开关（带BUS的信号）和写信号（带Ti的信号）。信号H为1，L为0，X表示0或1均可，读写复合信号处于读模式。表2-2 系统直观初始化（将Ki开关按表置1或置0）SW_BUS#RS_BUS#RAM_BUS#CEL#LR/WLDAR#AR+1K15 K14K13K12K11K10K9111110CER#LDIRLDPC#PC+1RS1RS0LDRiK8K7K6K5K4K3K21010XX0WR1WR0不连接不连接K1K0DPDBXX103、把数据通过手动开关（

18、控制台）写入内存。1）MOV 20h，03h（含义：将03h数据写入地址为20h的内存中， 表示对内存操作，中括号内为内存的地址）2）MOV 21h，06h思路：对指令1），先对AR1地址写入20H，再对内存左端口写入数据03H；对指令2）可利用地址自增1功能对AR1自增1，再写入数据06H。注意：内存操作的原则是先给地址，再读写数据。实现指令1）MOV 20h，03hA) 将地址20h通过DBUS总线送入AR1，即SW_BUS# =0 (K15)QD一次LDAR#（T2） =1 (K10)控制台=0010 0000 （SW7-SW0）SW_BUS# =1 (K15)LDAR#（T2） =0

19、(K10)B) 将数据03h通过DBUS总线写入RAM左端口SW_BUS# =0 (K15)QD一次LR/W=1 (K11)控制台=0000 0011 （SW7-SW0）CEL# =1 (K12)RAM_BUS#=0 (K12)RAM_BUS#=1 (K12)CEL# =0 (K12)SW_BUS# =1 (K15)LR/W=0 (K11)实现指令2）MOV 21h，06hA) AR1原地址为20h，变成21h，最便捷的是利用自增功能。即AR+1=1 (K9)QD一次AR+1=0 (K9)B) 将数据06h通过DBUS总线写入RAM左端口SW_BUS# =0 (K15)QD一次LR/W=1 (

20、K11)控制台=0000 0110 （SW7-SW0）CEL# =1 (K12)RAM_BUS#=0 (K12)RAM_BUS#=1 (K12)CEL# =0 (K12)SW_BUS# =1 (K15)LR/W=0 (K11)3) 实现MOV 24h, 30h4)实现MOV 25h,C0h4、左端口查看RAM数据查看20h数据的思路：将地址寄存器AR1赋为20h，将内存置于读模式，并将数据通过CEL#和RAM_BUS#送到DBUS上，即可查看DBUS上的数据。SW_BUS# =0 (K15)QD一次LDAR#（T2） =1 (K10)控制台=0010 0000 （SW7-SW0）SW_BUS#

21、 =1 (K15)LDAR#（T2） =0 (K10)RAM_BUS#=0 (K12)在DBUS上查看RAM数据LR/W=1 (K11)CEL# =0 (K12)CEL# =1 (K12)LR/W=1 (K11)RAM_BUS#=1 (K12)查看20h数据为：（ ）H查看21h数据为：（ ）H查看24h数据为：（ ）H查看25h数据为：（ ）H给出通过左端口读24h的具体过程：5、通过右端口IR查看RAM数据通过看原理图，给出将24h内存数据通过右端口送到IR查看的过程。思路：将PC赋为24H，通过右端口CER和LDIR将PC为地址的RAM数据送到IR寄存器，并在IR指示灯上查看结果。给出通

22、过右端口读24h的具体过程：给出通过右端口读25h的具体过程：6、实现MOV R1,21h （含义：将地址为21h的RAM数据赋给寄存器R1）思路：1）给内存地址，即AR1赋21h；2）将RAM数据通过左端口送到DBUS，进而写入通过WR1 WR0和LDRi写入R1。SW_BUS# =0 (K15)QD一次LDAR#（T2） =1 (K10)控制台=0010 0001 （SW7-SW0）SW_BUS# =1 (K15)LDAR#（T2） =0 (K10)RAM_BUS#=0 (K12)QD1次LR/W=1 (K11)CEL# =0 (K12)CEL# =1 (K12)LR/W=1 (K11)R

23、AM_BUS#=1 (K12)WR1 WR0=01(K1 K0)LDRi(T3)=0 (K2)LDRi(T3)=1 (K2)给出查看R1的过程：R1读取值=（ ）H【思考题】 实现指令： MOV R0,44h; MOV 13h,R0（将R0值赋给地址为13h的内存） MOV 14h,5Bh; MOV R2,14h并给出具体的操作及查看过程(按实验报告中的方框格式规范填写)：教师评语：实验成绩： 教师： 年 月 日温州大学物理与电子信息工程学院 计算机组成原理 实验报告实验名称：实验三：数据通路组成班 级：姓 名：学 号：实验地点：日 期： 实验目的及要求1、实现寄存器与RAM之间的数据传输2、

24、实现寄存器与运算器之间的数据传输3、进一步熟悉计算机的数据通路实验所用器件和仪表1、 TEC-5计算机组成原理实验系统一台2、 数字示波器和数字万用表实验原理具体原理见实验原理图3-1。RAM操作已经在实验2中做详细说明。RAM与RF寄存器、运算器可通过DBUS数据总线，进行相互传送数据。图3-1 双端口实验原理图实验连线1 实验连线表。表3-1 实验连线表M连接GND（即M=0）AR+1=0SW_BUS#RS_BUS#ALU_BUS#RAM_BUS#CEL#LR/WLDAR#S3, S0,Cn#K15 K14K13K12K11K10K9S2, S1LDDR1LDDR2RD1RD0RS1RS0

25、LDRiK8K7K6K5K4K3K2WR1WR0MAR+1K1K0GNDGND表3-2 连续初始化SW_BUS#RS_BUS#ALU_BUS#RAM_BUS#CEL#LR/WLDAR#S3, S0K15 K14K13K12K11K10K9111111S2, S1LDDR1LDDR2RD1RD0RS1RS0LDRiK8K7K6K5K4K3K200WR1WR0MK1K0GND实验内容、步骤及结果分析 1. 对内存写操作。1A） MOV 11h,98h指令含义：（ ）手动操作实现：1B) MOV 21h, 46h手动操作实现：1C) MOV R0，11h指令含义：（ ）具体实现：1D) MOV R1

26、，21h2 查看操作给出读取11h的操作：读取11h的理论值（ ）h, 实际值( )h读取21h的理论值（ ）h, 实际值( )h给出读取R0值的操作：读取R0的理论值（ ）h, 实际值( )h读取R1的理论值（ ）h, 实际值( )h3 实现 SUB R2,R0,R1该指令的含义为：（ ）读取R2的理论值（ ）h, 实际值( )h4 实现 MOVR1,R2指令含义：把寄存器R2的值赋给地址值为R1的内存思路：1）先把R1通过RF右端口经DBUS赋给AR1；2）将R2通过RF右端口经DBUS赋给RAM左端口。RS1 RS0=01 (K4,K3)QD1LDAR#(T2)=1(K10)RS_BUS

27、#=0 (K14)RS_BUS#=1(K14)LDAR#(T2)=0 (K10)RS1 RS0=10 (K4 K3)QD1LR/W(T2)=1 (K11)RS_BUS#=0 (K14)RAM_BUS#=1 (K12)CEL#=1 (K12)RS_BUS#=1 (K14)RAM_BUS#=0 (K12)CEL#=0 (K12)LR/W(T2)=0 (K11)【思考题】实现指令并操作：MOV R2,07h MOV R1,35hADD R1,R1SUB R1,R1,R2给出R1理论计算值，并查看实际操作值。教师评语：实验成绩： 教师： 年 月 日温州大学物理与电子信息工程学院 计算机组成原理 实验报

28、告实验名称：实验四：微程序控制器的组成班 级：姓 名：学 号：实验地点：日 期： 实验目的及要求1、掌握微程序控制器组成原理。2、掌握利用微程序控制器对寄存器和RAM的装数、读数方法。3、了解汇编机器码程序的装载。4、了解指令执行在计算机里的实现过程实验所用器件和仪表1、 TEC-5计算机组成原理实验系统一台2、 数字示波器和数字万用表实验原理由前面几个实验内容得知，在手动操纵模式下，对数据读写或运算均要对很多控制线进行设置，整个过程很繁琐，也容易犯错。仔细观察以前实验的内容，会发现很多指令其实可以分解成几个微小过程去实现，这就是微指令的产生原因。微指令是比单条指令更小的指令，一个机器中可能有

29、上百条指令，然而微指令可能只有几十条，由于一条指令的具体实现分成取指、取数和执行等周期，而取指、取数、执行的种类有限，这些不同的种类分别以微程序实现，再对微程序组合，就构成不同的指令，一方面方便指令的扩展，另一方面也方便指令流水线的实现。图4-1 微指令格式微指令格式如图4-1所示，分成2个部分：1）微命令，在图中为字段10-31共22个命令，与实验1-实验3不同的是，在本系统微指令中，全部命令采用正逻辑来表示，其中TJ表示停机；2）判断字段和后继微地址构成的地址形成部件，用于产生下一条微指令的地址。微程序本质上存在控制存储器中，每一个地址对应一条微指令，因此对于本系统，控制存储器一个地址存储

30、的数据位数是32位。微指令可看成有32个开关，分别控制每个信号，从而用一条微指令取代了实验1-3的一次QD内所做的手动开关操作。微指令需要QD产生时序，使带Ti的信号生效，QD完毕，各个信号会自动关闭，图4-2中每一个方框对应一条微指令。复位，CLR#SWC SWB SWA选择分支读RF写RF读RAM写RAM正常程序运行图4-2 微程序流程图及微程序地址在单拍模式（DP=1，DZ=0）下，图4-2中一个方框（即一条微指令）对应1次QD（复位除外，复位不需要QD），并且实验箱上显示的微地址是当前已经执行完毕的微指令地址。图4-3和图4-4为每一条微指令对应的存储内容，例如微地址为0AH的微指令实

31、现的功能是将SW7-SW0的数据存入内存AR1地址中，在信号开关上，即SW_BUS#=0, LDAR#=0，对应到存储内容上，即SW_BUS=1, LDAR=1。图4-3 微指令代码表1图4-4 微指令代码表2Tec-5共有8条指令，如表4-1所示，IR7-IR4对应的是操作码，例如ADD为0000，SUB为0001，IR3-IR2对应最后1个地址码（Rs），IR1-IR0对应第1个地址码（Rd），X表示可任意值（可0或1）。通过表4-1，可把具体的一条指令翻译成二进制代码，存入内存，供程序运行。例如ADD R2,R3的二进制指令为：0000 11 10；JC R3的二进制指令为：0101 1

32、100。表4-1 TEC-5指令功能与格式名称助记符功能指令格式IR7 IR4IR3 IR2IR1 IR0加法ADD Rd,RsRd+Rs->Rd0 0 0 0RS1 RS0RD1 RD0减法SUB Rd,RsRd-Rs->Rd0 0 0 1RS1 RS0RD1 RD0逻辑与AND Rd,RsRd&Rs->Rd0 0 1 0RS1 RS0RD1 RD0存数STA Rd,RsRd->Rs0 0 1 1RS1 RS0RD1 RD0取数LDA Rd,RsRs->Rd0 1 0 0RS1 RS0RD1 RD0条件转移JC Rs若C=1则Rs->PC0 1 0

33、 1RS1 RS0X X停机STP暂停运行0 1 1 0X XX X输出OUT RsRs->DBUS0 1 1 1RS1 RS0X X 实验连线微程序控制器处于连线上部，为了使微控制器能控制下部系统，须将微控制器的各个控制信号与下部系统相连，具体见表4-2。表4-2 实验连线表初始化工作：DP=1，DB=0，微程序控制器“编程/正常”开关处于“正常”位置实验内容、步骤及结果分析1、 实验范例1：实现11h=23h,12h=33h的微程序操作。写RAM操作流程图2、实验范例2：实现R2=14h赋值操作的微程序实现思路：在手动操作中，WR1、WR0连接K1、K0，可通过相应开关控制待写入的R

34、i的索引，但在微程序中，WR1 WR0连接IR1 IR0（见表4-2），因此，只能通过指令寄存器的IR1-IR0索引。由数据通路图知，IR指令通过RAM右端口送出，但是右端口只能读出，不能实现写入IR操作，因而，IR的数据是通过左端口写入，从右端口读出，这就要求左端口和右端口需有相同的RAM地址，分解到微程序操作中为：1）微地址为u0BH的微指令，实现给AR1和PC相同的地址，虽然地址值可以是任意的，但是为了避免将以前写入的RAM数据覆盖掉，应给一个用不到的RAM地址，在本实验中统一给C0H；2）微地址为u1DH的微指令，实现将索引WR1 WR0的IR指令写入RAM中；3）u0DH微指令，实现将RAM中的指令读到IR寄存器，进而通过IR1 IR0实现WR1 WR0的控制；4）u0Eh微指令，将R2的数据写入R2。写R2操作流程图3、实现内存写入操作：80h=01h81h=03h82h=AAh并画出相应操作的流程图4、读所写入的内存数据，并画出流程图80h=( )81h=( )82h=( )5、 实现R0=80h,R1=01h,R2=0Eh的写入操作，并画出流程图。6、 实现R0，R1，R2的读出操作，并画出流程图。【思考题】1、送程序到内存并执行。