数字时钟设计及实现

1、本科实验报告题目：数字时钟设计及实现课程名称： 数字电路课程设计 学院（系）： 专 业： 电气工程及其自动化 班 级： 学生姓名： 学 号： 完成日期： 成 绩： 2012 年 12 月 22 日题目：数字时钟设计及实现一 设计要求数字时钟是常见的一种计时装置，数字时钟以1HZ的频率工作。该设计完成数字时钟的运行和显示。其主要功能如下：（1） 数字时钟以1HZ的频率工作，其输入频率为1MHZ。（2） 数字时钟显示时、分、秒信息。这些显示信息在6个7段数码管上完成。（3） 通过按键设置时、分信息，并且具有对数字时钟复位功能。复位键将时、分、秒清0，并做好重新计数的准备。按键具有预置时、分的功能。

2、分别对当前的时和分信息做递增设置和递减设置。二 设计分析及系统方案设计图1给出了数字时钟的结构图。从图中可以看到，数字时钟由复位按键（reset）、小时递增按键（hour_inc）、小时递减按键（hour_dec）、分钟递增按键（min_inc）、分钟递减按键（min_dec）、时钟输入、7段LED显示、LED管选择信号线sel、LED码控制信号线（segment）等部分组成。所有的按键都是低电平有效。LED管选择信号线sel通过控制外部的3-8译码器来选择对应的LED管。LED码控制信号线分别和LED的7个数码控制端a-g相连，用来控制LED上显示的字符，通过合理的控制扫描时钟，就可以得到稳

3、定的时、分、秒的显示。图1 数字时钟结构图三系统以及模块硬件电路设计1、 数字时钟控制信号改数字时钟的控制部分由芯片完成。该芯片的输入和输出接口由下面信号组成。（1） 输入信号复位信号（reset）时钟输入信号（clk）小时递增信号（hour_inc）小时递减信号（hour_dec）分钟递增信号（min_inc）分钟递减信号（min_dec）。（2） 输出信号LED选择信号（sel）LED码显示控制信号（segment）。2、控制模块结构该设计分为下面4个模块：定时时钟模块、扫描时钟模块、按键处理模块、定时计数模块和显示控制模块。图2给出了这几个模块之间的信号连接关系。（1） 按键处理模块由于

4、VHDL语言的规则，将按键的处理和定时模块设计在一起。为了描述清楚，将对按键的处理进行说明。在该设计中，采用异步复位电路方式。当复位信号低有效时，计时器停止计时，时、分、秒清0。图2 电子钟控制模块的内部连接图 对于小时的递增、递减按键操作，通过一个1HZ的计数时钟采样。图3给出了递增、递减的操作时序。图3 预置操作和定时时钟的关系当1HZ的div_clk信号的上升沿到来时，检测hour_inc和hour_dec按键，图中的虚线表示在时钟的上升沿对按键信号进行采样。当hour_inc或hour_dec按键低有效时，对小时进行递加或递减操作。对于分针的递加、递减按键操作，也是通过一个1HZ的计数

5、时钟采样。原理如图4所示。图4 定时器时、分、秒之间的连接关系（2） 定时时钟模块定时时钟模块作用就是，将外部提供的1MHZ的时钟通过分频器后向模块内的定时计数模块提供1HZ的定时计数时钟。在设计定时时钟模块时，采用同步计数电路。（3） 扫描时钟模块扫描时钟模块的作用就是通过对1MHZ的分频处理后，向显示控制模块提供合适的显示扫描时钟，该始终必须经过合理的设计，才能保证7段数码显示的稳定。在设计扫描时钟模块时，采用同步计数电路。（4） 定时计数模块定时计数模块是该设计中最重要的一部分，在设计该模块时，为了便于后续显示控制模块的设计，将时、分、秒进行分离，即小时分成了小时的十位和个位分别处理，分

6、钟分成了分钟的十位和个位分别处理。秒分成了秒的十位和个位分别处理。在该设计中，采用24小时计数模式。例如13:28:57。13为小时的表示，1为小时的十位，3为小时的个位；28为分钟的表示，2为分钟的十位，8为分钟的个位；57为秒的表示，5为秒的十位，7为秒的个位。由于对小时、分钟和秒的十位及个位分别处理，在设计该模块就稍微复杂些。下面逐一进行说明。秒的个位计数从0到9，即十进制计数。当秒的个位计数到9后，准备向秒的十位进位。秒的十位计数从0到5，即六进制计数。当秒的十位计数到5后，准备向分的个位进位。分钟的个位计数从0到9，即十进制计数。当分钟的个位计数到9后，准备向分钟的十位进位。分钟的十

7、位计数从0到5，即六进制计数。当分钟的十位计数到5后，准备向小时的个位进位。对于小时的处理比较复杂，小时的十位和个位之间存在下面的关系：l 当小时的十位为0或1时，小时的个位可以计数范围为0-9，即十进制计数。l 当小时的十位为2时，小时的个位可以计数范围为0-3，即四进制计数。图4给出了定时器时、分、秒之间的关系。（5） 显示控制模块 显示控制模块主要作用是在7段数码管上正确地显示0-9的数字。Sel三位LED选择线和3-8译码器相连。表1开发系统工作模式：接口名称类型(输入/输出)结构图上的信号名引脚号说明复位信号inResetPin_g26进行复位，显示屏清0时钟输入信号InclkPin

8、_n2输入时钟小时递增信号InHour_incPin_n23用于小时位调节小时递减信号InHour_decPin_p23用于小时位调节分钟递增符号InMin_incPin_w26用于分钟位调节分钟递减符号InMin_decnone用于分钟位调节LED选择信号Outsel用于选择LED信号LED码显示控制信号Outsegment用于控制LED显示屏四系统的VHDL设计library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity clock i

9、s -实体定义部分 port( clk:in std_logic; rst:in std_logic; inc_min: in std_logic; sub_min:in std_logic; inc_hour:in std_logic; sub_hour:in std_logic; sel:out std_logic_vector(2 downto 0); q:out std_logic_vector(7 downto 0);end clock;architecture behavioral of clock is -信号定义部分 signal sec_counter1:std_logic_

10、vector(3 downto 0); signal sec_counter2:std_logic_vector(3 downto 0); signal min_counter1:std_logic_vector(3 downto 0); signal min_counter2:std_logic_vector(3 downto 0); signal hour_counter1:std_logic_vector(3 downto 0); signal hour_counter2:std_logic_vector(3 downto 0); signal divcounter:std_logic_

11、vector(19 downto 0); signal div_clk:std_logic; signal scancounter:std_logic_vector(1 downto 0); signal scan_clk:std_logic; signal scan_out:std_logic_vector(2 downto 0); signal secseg1,secseg2,minseg1,minseg2,hourseg1,hourseg2:std_logic_vector(7 downto 0);begin process(rst,clk) -计数时钟代码设计 begin if(rst

12、='0')then divcounter<=x"00000" div_clk<='0' elsif(rising_edge(clk)then if(divcounter=x"7a11f")then divcounter<=x"00000" div_clk<=not div_clk; else divcounter<=divcounter+1; end if; end if; end process; process(rst,clk) -数码管扫描时钟 begin if(rs

13、t='0')then scancounter<="00" scan_clk<='0' elsif(rising_edge(clk)then if(scancounter="11")then scancounter<="00" scan_clk<=not scan_clk; else scancounter<=scancounter+1; end if; end if; end process;process(div_clk,rst) -时钟计数部分主进程beginif(rs

14、t='0')then -复位部分 sec_counter1<=x"0" sec_counter2<=x"0" min_counter1<=x"0" min_counter2<=x"0" hour_counter1<=x"0" hour_counter2<=x"0" elsif(rising_edge(div_clk)then -手动调分，递增 if(inc_min='0')then if(min_counte

15、r1=x"9")then min_counter1<=x"0" if(min_counter2>=x"5")then min_counter2<=x"0" else min_counter2<=min_counter2+1; end if; else min_counter1<=min_counter1+1; end if;elsif(sub_min='0')then -手动调分，递减 if(min_counter1=x"0")then min_co

16、unter1<=x"9" if(min_counter2=x"0")then min_counter2<=x"5" else min_counter2<=mincounter2-1; end if;else min_counter1<=min_counter1-1;end if;elsif(inc_hour='0')then -手动调时，增时 if(hour_counter2=x"2")then if(hour_counter1=x"3")then hou

17、r_counter1<=x"0" hour_counter2<=x"0" else hour_counter1<=hour_counter1+1; end if; else if(hour_counter1=x"9")then hour_counter1<=x"0" hour_counter2<=hour_counter2+1; else hour_counter1<=hour_counter1+1; end if; end if;elsif(sub_hour='0

18、9;)then -手动调时，减时 if(hour_counter1=x"0")then if(hour_counter2=x"0")then hour_counter1<=x"3" hour_counter2<=x"2" else hour_counter2<=hour_counter2-1; hour_counter1<=x"9" end if;else hour_counter1<=hour_counter1-1;end if;else -时分秒正常计时 if(

19、sec_counter1>=x"9")then sec_counter1<=x"0" if(sec_counter2>=x"5")then sec_counter2<=x"0" if(min_counter1>=x"9")then min_counter1<=x"0" if(min_counter2>=x"5")then min_counter2<=x"0" if(hour_counter

20、2=x"2")then if(hour_counter1=x"3")then hour_counter1<=x"0" hour_counter2<=x"0" else hour_counter1<=hour_counter1+1; end if; else if(hour_counter1=x"9")then hour_counter1<=x"0" hour_couner2<=hour_counter2+1; else hour_counter1

21、<=hour_counter1+1; end if; end if;else min_counter2<=min_counter2+1;end if;else min_counter1<=min_counter1+1;end if;else sec_counter2<=sec_counter2+1;end if;else sec_counter1<=sec_counter1+1; end if; end if;end if;end process;process(rst,scan_clk) -生成扫描时钟begin if(rst='0')then

22、scan_out<="000" elsif(rising_edge(scan_clk)then if(scan_out="101")then scan_out<="000" else scan_out<=scan_out+1; end if; end process;process(scan_out) -扫描输出进程begin case scan_out is when "000"=>q<=secseg1;sel<="000" when "001&q

23、uot;=>q<=secseg2;sel<="001" when "010"=>q<=minseg1;sel<="010" when "011"=>q<=minseg2;sel<="011" when "100"=>q<=hourseg1;sel<="100" when "101"=>q<=hourseg2;sel<="101"

24、 when others=>q<="11111111"sel<="111" end case; end process;process(sec_counter1) -秒低位显示begin case sec_counter1 is when"0000"=>secseg1<="10111111" when"0001"=>secseg1<="10000110" when"0010"=>secseg1<=&qu

25、ot;11011011" when"0011"=>secseg1<="11001111" when"0100"=>secseg1<="11100110" when"0101"=>secseg1<="11101101" when"0110"=>secseg1<="11111101" when"0111"=>secseg1<="1000011

26、1" when"1000"=>secseg1<="11111111" when"1001"=>secseg1<="11101111" when others=>secseg1<="11111111" end case;end process;process(sec_counter2) -秒高位显示begin case sec_counter2 is when"0000"=>secseg2<="00111111

27、" when"0001"=>secseg2<="00000110" when"0010"=>secseg2<="01011011" when"0011"=>secseg2<="01001111" when"0100"=>secseg2<="01100110" when"0101"=>secseg2<="01101101" whe

28、n others=>secseg2<="01111111" end case;end process;process(min_counter1) -分低位显示begin case min_counter1 is when "0000"=>minseg1<="10111111" when "0001"=>minseg1<="10000110" when "0010"=>minseg1<="11011011" w

29、hen "0011"=>minseg1<="11001111" when "0100"=>minseg1<="11100110" when "0101"=>minseg1<="11101101" when "0110"=>minseg1<="11111101" when "0111"=>minseg1<="10000111" when &

30、quot;1000"=>minseg1<="11111111" when "1001"=>minseg1<="11101111" when others=>minseg1<="11111111" end case;end process;process(min_counter2) -分高位显示begin case min_counter2 is when "0000"=>minseg2<="00111111" when

31、 "0001"=>minseg2<="00000110" when "0010"=>minseg2<="01011011" when "0011"=>minseg2<="01001111" when "0100"=>minseg2<="01100110" when "0101"=>minseg2<="01101101" when others=>minseg2<="01111111" end case;end process;process(hour_counter1) -小时低位显示begin case hour_counter1 is when "0000"=>hourseg1<="10111111" when "0001"=>hourseg1<="10000110" when "0010"=>hourseg1<=&q