《电子设计自动化eda》常用时序逻辑功能器件

1、第七章常用时序逻辑功能器件w主要内容：.计数器(1) 概念、分类、简单计数器的分析;(2)几种常见集成计数器的功能表，掌握几个概念(异步清零、同步清零、异步置数、同步置数)。0)集成计数器的应用构成任意进制计数器；(4)集成计数器的应用电路的分析2 寄存器和移位寄存器概念、功能表、应用电路分析。6.3计数器计数器一用以统计输入脉冲cp个数的电路。计数器的分类：(1) 按计数进制可分为二进制计数器和非二进 制计数器。非二进制十数器中最典型的是十进制计数器。(2) 按数字的增减趋势可分为加法计数器、减 法计数器和可逆计数器。(3) 按计数器中触发器翻转是否与计数脉冲同 步分为同步计数器和异步计数器

2、。一、二进制计数器1.二进制异步计数器(1)二进制异步加法计数器(4位)q1<20工作原理：4个jk触发器都接成t，触发器。每来一个cp的下降沿时，ffo向相反的状态翻转一次;每当由1变0, ffi向相反的状态翻转一次；每当0由1变0, ff2向相反的状态翻转-次；每当q2由1变0, ff3向相反的状态翻转一次。用“观察法，作出该电路的时序波形图和状态图。cpaq20由时序图可以看出，、0、02、03的周期分别是计数脉冲(cp)周 期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。0(2) 二进制异步减法计数器用4个上升沿触发的d触发器组成的4位异步二进制减法计数器。q2000cr

3、清零脉冲cp计数脉冲工作原理：d触发器也都接成触发器。由于是上升沿触发，则应将低位触发器的q端与相邻高位触发器的 时钟脉冲输入端相连，即从q端取借位信号。它也同样具有分频作用。cp二进制异步减法计数器的时序波形图和状态图。0o0在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号 （加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。2.二进制同步计数器(1)二进制同步加法计数器由于该计数器的翻转规律性较强，只需用、'观察法就可设计出电路:因为是、'同步方式， 所以将所有触发器的 cp端连在一起，接计 数脉冲。然后分析状态

4、图， 选择适当的jk信号。计数脉冲序号电路状态等效十进制数&3&000000100011200102300113401004501015601106701117810008g10019101010101110111112110012131101131411114151111151600000cp计数脉冲cr清零脉冲分析状态图可见：ffo：每来一个cp，向相反的状态翻转一次。所以选/o=ko=lffi：当0o=l时，来一个cp，向相反的状态翻转一次。所以选j=k= qoff2：当0=1时，来一个cp，向相反的状态翻转一次。所以选 j2=k2= 0oqlff3：当000103=1时

5、，来-个cp,向相反的状态翻转一次。所 以选 </3=k3= 000103(2)二进制同步减法计数器分析4位二进制同步减法计数器的状态表，很容易看出，只要将 各触发器的驱动方程改为：就构成了 4位二进制同步减法计数器。(3)二进制同步可逆计数器爲二屍二1 斥&二a二忌二g q、 厶二疋3 二 一 g q q并引入一加/减控制信号x便将加法计数器和减法计数器合并起来，构成4位二进制同步可逆计数器，各触发器的驱动方程为:0=0=1p产型十应氤 爲二瑟二 xq. q + xq；q； 人二乂q°qq +兀西作岀二进制同步可逆计数器的逻辑图:。30201q0x加/减控制信号cp计

6、数脉冲cr清零脉冲当控制信号时，ff1ff3中的各j、k端分别与低位各触发 器的q端相连，作加法计数。岂控制信号x=0时，ffiff3中的各j、k端分别与低位各触发器的 q端相连，作减法计数。实现了可逆计数器的功能。etep3集成二进制计数器举例(1) 4位二进制同步加法计数器74161©02000rcorddod2cpd3dild74161具有以下功能:异步清零。同步并行预置数。计数。保持。rco为进位输出端。vcc rco qo qi q2 03 et ld16171 ra 771 rar;7416112345678rd cp do di d2 d3 ep gnd预置使能时钟预置

7、数据输入输出工作模式ep stcp2 2 d| aqz 且 q qo0xxxxx x x x0 0 0 0异步渚零10xxt2 4同步置数110 xxx x x x保持数据保持11x0xx x x x保持数据保持111 11-x x x x计数加法计数6.3.374161的功能志rd预置o111(2) 4位二进制同步可逆计数器74191q3q2 q1q0d/ltrco74191endma x/m1ncpldd3 d2d1 doa0使能加/减控制vc c do cp rco g741916.3.4时钟ldend/irld d2 d3911 10j lil ljlijln lildl qi qo

8、en d/u q2 q3 gnd74191的功能農预置数据输入输出工作模式qp 还i保持加法计数减法计数异步置数 数据保持 加法计数 减法计数二、非二进制计数器n进制计数器又称模n计数器。当n=2n时，就是前面讨论的位二进制计数器;当nm2胡寸，为非二进制计数器。非二进制计 数器中最常用的是十进制计数器。23q202ocp计数脉冲cr清零脉冲用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。(1) 写出驱动方程:jo = 1ko= 1ji:=qinqonkl = qon-qmqonkl = qriq丿3 =-qlnqinqonk3 = qonko= 1k 1 二 qon+1=jo qon

9、+ ko qon = qonn+1=jq+kqn=q3nqqnqn+qonqn"+1=j2 qin + kl qin = qnq()n qin + qnqonqln/hl=j3 qbn + k3 q3n= q in qn qn + qon qnjo = 1n n3 0j 2 = qnq()nj 3 quqa nqg（2）转换成次态方程:先写出jk触发器的特性方程 qn=jqn + kqn然后将各驱动方程代入jk触发器的特性方程，得各触发器的次态方程:(3) 作状态转换表。设初态为02000=0000，代入次态方程进行计算， 得状态转换表如表635所示。6.3.5 e 6.3.1 4电

10、路的状态表计数脉冲序号现态次态qiqis+1ff+1000000001100010010200100011300110100401000101501010110601100111701111000810001001910010000（4）作状态图及吋序图。quq00000001001000110100（5）检查电路能否自启动由于电路中有4个触发器，它们的状态组合共有16种。而在8421bcd 码计数器中只用了 10种，称为有效状态。其余6种状态称为无效状o当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作 用下，最终进入有效状态，我们就称该电路具有自启动飽力。用同样的分析的方法分别求出

11、6种无效状态下的次态，得到完整的 状态转换图。可见，该计数器能够自启动。.8421bcd码异步十进制加法计数器q3q20go用前面介绍的异步时序逻辑电路分析方法对该电路进行分析:（1）写出各逻辑方程式。时钟方程：cpo=cp （时钟脉冲源的下降沿触发。）cpi=qo （当ffo的由if0时，0才可能改变状态。） cp2=qi （当ffi的0由1 0时，才可能改变状态。） cp3=qo （当ffo的由1 0时，才可能改变状态）各触发器的驱动方程：jo=lko=lj1 =jl = 1j 3 = olnok2=lk3=lki = 1k?= 1k3= 1j 1 q,jl=lj 3 = olnoxn（2

12、）将各驱动方程代入jk触发器的特性方程，得各触发 器的次态方程：00 h+1 = jo qon + ko qon = qon （ cp由 10时此式有效）0 =jiqi+kqn=qinqin （00由 if 0时此式有效） 0+1 =j2q2n+klqln=qln （0 由 10 时此式有效） 2+1 = j 3 qn + k3q3n = qlnqn qzn （ q（）由 1 0时此式有效）(3) 作状态转换表。设初态为23222100=0000,代入次态方程进行计算，得状态转换表。6.3.6图6.3.14电路氏|状态表计数脉冲序号现次态时卒辛脉冲qier1an+1纠0000000010001

13、00010010101200100011000300110100ii;40100010100050101011010;b011001110007011110001i;81000100100091001000010!13集成十进制计数器举例(1) 8421 bcd码同步加法计数器74160l1 ivcc rco qoqi q2 03 et ld 16冋向冋向冋冋9o74160etepcparc0 74160rd ld d3 d2 di doeterldrd cp do di dz d3 ep gnd预置使能时钟预置数据输入输出工作模式ep etcpa 2耳q& ft s &0xx

14、xxx x x x0 0 0 0异步港零10xxt心 皿 叫 4口说3 住e 说1 则同步置数110xxx x x x保持数据保持11x 0xx x x x保持数据保持111 11x x x x十进制计数加法计数6.3.774160 功能表(2)二-五-十进制异步加法计数器742900q20/?9(1)/?9(2)cp1cp1人 0(1)7?0(2)表538 74290的功能耒7429qt儘时时葛鋳泌制个独立飙异步五年制计数器。工作模式异步活零二迪盛拷输比职觀c儿嘉出酋伪績？： 五送制计数器的叶钟输入端为cp2,输出端为oglq 2、003。如果xx将0与cp训连，cpi作时年脉冲输入i842

15、1icd十扭制卉数嘉。 1 oxx10 0 1蹴qo0作输出数数数计计 计 计加法计数141374290的功能： 异步清零。 异步置数（置9）。 计数。vcc ro（2）ro cp2 cpi qo q312 tt po t74ls290r9（1）nc r9（2）q2 qi nc gnd 6.3.8 74290的功能耒复位输入置位输入时钟输出工作複式民（1）耳（2）艮（1）cfa110xx0000异步清零11x0x0000xx11x1001异步置数0x0x1计数0xx01计x00x1计數加法计数x0x0计数、集成计数器的应用1计数器的级联(1)同步级联。例：用两片4位二进制加法计数器74161采

16、用同步级联方式构成的8位 二进制同步加法计数器，模为16x16=256。(2)异步级联例：用两片74191采用异步级联方式构成8位二进制 异步可逆计数器。32 10d/uq3q2q1q0d/urcoen a74191(2)max/mincpld d3d2d1do aq3q2q1q0d/uorcoen74191(1)_ max/mincpld d 3 d 2 d 1 d 0 aenj"l计数脉冲ld(3) 用计数器的输出端作进位/借位端有的集成计数器没有进位/借位输出端，这时可根据具体情况，' 用计数器的输出信号、q2、0、产生一个进位/借位。例：如用两片74290采用异步级联

17、方式组成的二位8421bcd码十进 制加法计数器。模为 10x10=100十位输出个位输出03 02 ql q003 q2 q q01ewb举仮!|2.组成任意进制计数器(1)异步清零法异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器74160和与非门组成的6进制计数器。(2)同步清零法同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器74163和与非门组成的6进制计数器。q3q2q10o计数脉冲ewb举仮(i(3)异步预置数法异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。q3 q2 01 qo+4+40q3q

18、2 q1q0 d/urco74191max/minenld d3 d2 dl do <3 i i i-j 001cpa一丁l计数脉冲(4) 同步预置数法同步预置数法适用于具有同步预置端的集成计数器。 例：用集成计数器74160和与非门组成的7进制计数器。100例631用74160组成48进制计数器。解：因为n=48,而74160为模10计数器，所以要用两片74160构成 此计数器。先将两芯片采用同步级联方式连接成100进制计数器， 然后再用异步清零法组成了 48进制计数器。计数脉冲3组成分频器前面提到，模n计数器进位输出端输出脉冲的频率是输入脉冲频 率的1/n,因此可用模n计数器组成2v

19、分频器。例632某石英晶体振荡器输出脉冲信号的频率为32768 hz,用74161组成分频器，将其分频为频率为1hz的脉冲信号。解：因为32768=215,经15级二分频，就可获得频率为1hz的脉冲信号。因此将四片74161级联，从高位片（4）的输出即可。/=lhz4组成序列信号发生器序列信号一一在时钟脉冲作用下产生的一串周期性的二进制信号。例：用74161及门电路构成序列信号发生器。其中74161与gi构成了一个模5计数器。2=2爲 因此，这是一个°1010序列信号发生器，序列长度p=5o6.3.9 状态表 illr 1-出丄2 q卜oeteprco74161rdld d3 匸七

20、e'i dqcp<cj u 111 1 12；込 %gir1cp现态次态输出qt qi qsfii+1 fln+1 qn+1z0 0 00 0 100 0 10 1 010 1 00 1 100 1 11 0 011 0 0u 0 o0例633试用计数器74161和数据选择器设计一个01100011序列发生器。解：由于序列长度p=8,故将74161构成模8计数器，并选用数据选择 器74151产生所需序列，从而得电路如图6.3.31所示。z图6.3.31计数器和数据选择器组成序列信号发生器ny2冷y4y5y(>y75.组成脉冲分配器y7 6 z5 z4 z3 y2 n ko6

21、.4数码寄存器与移位寄存器 、数码寄存器数码寄存器存储二进制数码的时序电路组件集成数码寄存器74ls175 :qo qoqi qiq2 q2q3 q3do cprd d d2d374ls175的功能：rd是异步清零控制端。do03是并行数据输入端，cp为时钟脉冲端。是并行数据输出端。* 6.4.1 74ls175功能表时钟输入输出工作cp耳3 2 2qn q qz 20xx x x x0 0 0 0异步渚零1t耳 d 2 aa q 2 a数码寄存11x x x x俣持数据保持10x x x x保持数据保持:、移位寄存器移位寄存器一不但可以寄存数码，而且在移位脉冲作用 下，寄存器中的数码可根据需

22、要向左或向右移动1位。1.单向移位寄存器(1)右移寄存器(d触发器组成的4位右移寄存器) 右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。并行输出0。002q3cpcr0300220设移位寄存器的初始状态为0000，串行输入数码di=1101,从高位 到低位依次输入。其状态表如下：5.4.2 右离寄存跖削状态表移位麻冲输入数码输出cpq2,00000111000211100300110411011右移寄存器的时序图:在4个移位脉冲作用下，输入的4位串行数码1101全部存入了寄存器中。 这种输入方式称为串行输入方式。由于右移寄存器移位的方向为d>qoqqi°3,即由

23、低位向高位移，所以又称为 上移寄存器。(2)左移寄存器并行输出0()00203左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。2 双向移位寄存器将右移寄存器和左移寄存器组合起来，并引入一控制端s便构成 既可左移又可右移的双向移位寄存器。（左移）幺qiq2并行输出其中，dsr为右移串行输入端，dsl为左移串行输入端。当s=1 时，z）o=dsr> di=qq> di=qi> £>3=02,实现右移操作；当 s=0 吋，do=21> £>1=02、£>2=03、d3=d sl,实现左移操作。二、集成移位寄存器74

24、19474194为四位双向移位寄存器。dsl和dsr分别是左移和右移串行输入。do、d2和1>3是并行输 入端。00和q3分别是左移和右移时的串行输出端，、01、02和03为 并行输出端。74194的功能表:6.4.3 74194的功能表输入输出工作模式控制串行输入时钟井行输入al arcfd| 2 a.2 q qt qs0x xx xxx x x x0 0 0 0异步艇10 0x xxx x x x必 qi qi 保持10 1x 1tx x x xi ej er 右穩 d灾为串行输10 1x 0tx x x xo e; er qi入为串行输出11 01 xtx x x xqi qi 念 i左移 。主匚肖串行输11 00