计算机组成原理复习资料参考

1、名词解释：1.异步控制方式：各项操作按不同需要安排时间，不受统一时序控制。2.向量地址：是存放服务程序入口地址的存储单元地址，它由硬件形成3.多重中断：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。4.CMDR：控制存储器地址寄存器5.总线判优：主设备对总线有控制权，从设备只能响应从设备发来的总线命令，对总线没有控制权。总线上信息的传送是由主设备启动的，如某个主设备欲与另一个设备（从设备）进行通信时，首先由主设备发出总线请求信号，若多个主设备同时要使用总线时，就由总线控制器的判

2、优、仲裁逻辑按一定的优先等级顺序确定哪个主设备能使用总线。6.系统的并行性：7.进位链：是传递进位的逻辑电路8.间接寻址：形式地址不直接指出操作数的地址，而是指出操作数有效地址所在的存储单元地址，即有效地址是由形式地址间接提供，这就是间接寻址。9.微操作命令和微操作：控制部件通过控制线向执行部件发出各种控制命令，通常这种控制命令叫做微命令，而执行部件接受微命令后所执行的操作就叫做微操作。10.快速缓冲存储器：比主存储器体积小但速度快，用于保有从主存储器得到指令的副本很可能在下一步为处理器所需的专用缓冲器。11.基址寻址：将CPU中基址寄存器的内容，加上指令格式中的形式地址而形成操作数的有效地址

3、，被引用的专用寄存器含有一个寄存器地址，地址字段含有一个相对于该地址的偏移量（通常是无符号的整数）。寄存器的引用可以使显式的，也可以是隐式的。（百度版）12.流水线中的多发技术：在一个时钟周期内产生更多条指令结果，常见的多发技术有：超标量技术、超流水技术、超长指令字技术。13.指令字长：是指机器指令中二进制代码的总位数。14.周期窃取：指利用CPU不访问存储器的那些周期来实现DMA操作，此时DMA可以使用总线而不用通知CPU也不会妨碍CPU的工作。15.双重分组跳跃进位：n 位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。16.硬件向量法：

4、通过向量地址来寻找设备的中断服务程序入口地址，而且向量地址是由硬件电路产生的。17.总线：连接各个部件的信息传输线，是各部件共享的传输介质18.指令流水：为提高处理器执行指令的效率，把一条指令的操作分成多个细小的步骤，每个步骤由专门的电路完成。（百度版，原理，非定义）19.寻址方式：指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。分为指令寻址和数据寻址两大类。20.微程序控制：微程序控制的基本思想，就是仿照通常的解题程序的方法，把操作控制信号编成所谓的微指令，存放到一个只读存储器里当机器运行时，一条又一条地读出这些微指令，从而产

5、生全机所需要的各种操作控制信号，使相应部件执行所规定的操作21.RISC：精简指令系统计算机（Reduced Instruction Set Computer）22.存储器带宽：单位时间内存储器存取的信息量，单位可用字/秒。23.中断隐指令及功能：所谓中断隐指令，即在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令。功能：（1）保护程序断点（2）寻找中断服务程序的入口地址。（3）关中断。24.机器字长：是指计算机CPU能直接处理的二进制数据的位数，通常与CPU的寄存器位数有关，它决定了计算机的运算精度25.时钟周期：CPU的晶振的工作频率的倒数26.系统总线：指CPU、

6、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线27.机器指令：CPU能直接识别并执行的指令，它的表现形式是二进制编码。机器指令通常由操作码和操作数两部分组成，操作码指出该指令所要完成的操作，即指令的功能，操作数指出参与运算的对象，以及运算结果所存放的位置等。28.超流水线：将一些流水线寄存器插入到流水线段中，好比将流水线再分段。29.超标量：指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行。填空题1在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是 停止CPU访问主存 、 周期挪用 和 DMA和CPU交替访问 。2一个

7、总线传输周期包括 申请分配阶段、 寻址阶段、传数阶段和 结束阶段 四个阶段。3CPU采用同步控制方式时，控制器使用 机器周期 和 时钟周期 组成的多极时序系统。4在组合逻辑控制器中，微操作控制信号由 指令操作码 、 时序 和 状态条件 决定。5CPU从主存取出一条指令并执行该指令的时间叫 指令周期 ，它通常包含若干个 机器周期 ，而后者又包含若干个 时钟周期 。 机器周期 和 时钟周期 组成多级时序系统。6I/O与主机交换信息的控制方式中， 程序查询 方式CPU和设备是串行工作的。 程序中断 和 DMA 方式CPU和设备是并行工作的，前者传送与主程序是并行的，后者传送和主机是串行的。7I/O与

8、主机交换信息的方式中，程序查询方式 和 程序中断 都需通过程序实现数据传送，其中 程序查询方式 体现CPU与设备是串行工作的。8对于一条隐含寻址的算术运算指令，其指令字中不明确给出 操作数地址 ，其中一个操作数通常隐含在 操作码或某个寄存器 中。9在总线的异步通信方式中，通信的双方可以通过 不互锁方式 、 半互锁方式 和 全互锁方式 三种类型联络。10在微程序控制器中，一条机器指令对应一个 微程序 ，若某机有38条机器指令，通常可对应 38个微程序 。11完成一条指令一般分为 取址 周期和 执行 周期，前者完成 取址和分析 操作，后者完成 执行指令 操作。12在写操作时，对Cache与主存单元

9、同时修改的方法称作 写直达法 ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 回法 。13在小数定点机中，采用1位符号位，若寄存器内容为10000001，当它分别表示为原码、补码和反码时，其对应的真值分别为 1 、 127 和 126 （均用十进制表示）。14指令寻址的基本方式有两种，一种是 顺序 寻址方式，其指令地址由程序计数器 给出，另一种是 跳跃 寻址方式，其指令地址由 本条指令 给出。15在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 60nsT2 = 50nsT3 = 90nsT4 = 80ns。则加法器流水线的时钟周期至少为 90ns 。如

10、果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 280ns 。16按序写出多重中断的中断服务程序包括 保护现场 、 中断服务 、 恢复现场 、和中断返回几部分。17-变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 基地址 ， 指令提供 形式地址 ； 而在变址寻址中，变址寄存器提供 ，指令提供 。18 影响流水线性能的因素主要反映在 和 两个方面。19利用 指令进行输入输出操作的I/O编址方式为统一编址。20 缓存主存 和 主存辅存 组成存储系统的层次结构。选择题1一条指令中包含的信息有 C 。A操作码、控制码；B操作码、向量地址；C操作码、地址码。2在各种异步通信方式

11、中，_C_速度最快。A全互锁；B半互锁；C不互锁。3一个512KB的存储器，其地址线和数据线的总和是_。A17；B19；C27。4在下列因素中，与Cache的命中率无关的是。ACache块的大小；BCache的容量；C主存的存取时间。5在计数器定时查询方式下，若计数从0开始，则_。A设备号小的优先级高；B每个设备使用总线的机会相等；C设备号大的优先级高。6Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作。A直接映象；B全相联映象；C组相联映象。7中断服务程序的最后一条指令是_C_。A转移指令；B出栈指令；C中断返回指令。8微指令操作控制字段的每一位代表一个控

12、制信号，这种微程序的控制（编码）方式是_。A字段直接编码；B直接编码；C混合编码。9在取指令操作之后，程序计数器中存放的是_。A当前指令的地址；B程序中指令的数量；C下一条指令的地址。10以下叙述中_是正确的。ARISC机一定采用流水技术；B采用流水技术的机器一定是RISC机；CCISC机一定不采用流水技术。11在一地址格式的指令中，下列 是正确的。A仅有一个操作数，其地址由指令的地址码提供；B可能有一个操作数，也可能有两个操作数；C一定有两个操作数，另一个是隐含的。12在浮点机中，判断原码规格化形式的原则是_。 A尾数的符号位与第一数位不同； B尾数的第一数位为1，数符任意； C尾数的符号位

13、与第一数位相同； D阶符与数符不同。13I/O采用不统一编址时，进行输入输出操作的指令是_。A控制指令； B访存指令；C输入输出指令。14 寻址便于处理数组问题。A间接寻址；B变址寻址；C相对寻址。15超标量技术是_。A缩短原来流水线的处理器周期；B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令。16以下叙述中_是错误的。A取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是相同的。17I/O与主机交换信息的方式中，中断方式的特点是_。ACPU与设备串行工作，传送

14、与主程序串行工作；BCPU与设备并行工作，传送与主程序串行工作；CCPU与设备并行工作，传送与主程序并行工作。18用户与计算机通信的界面是_。ACPU；B外围设备；C应用程序；D系统程序。19零地址运算指令在指令格式中不给出操作数地址，它的操作数来自_。A立即数和栈顶；B暂存器；C栈顶和次栈顶；D程序计数器自动加+1。20主机与设备传送数据时，采用_，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA方式；D通道。21计算机中有关ALU的描述，_是正确的。A只做算术运算，不做逻辑运算；B只做加法；C能存放运算结果；D以上答案都不对。22所谓三总线结构的计算机是指_B_。A地址线、数据

15、线和控制线三组传输线。BI/O总线、主存总统和 DMA总线三组传输线；CI/O总线、主存总线和系统总线三组传输线；D以上都不对。23集中式总线控制中，_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D总线式。24以下叙述_是正确的。A外部设备一旦发出中断请求，便立即得到CPU的响应；B外部设备一旦发出中断请求，CPU应立即响应；C中断方式一般用于处理随机出现的服务请求；D程序查询用于键盘中断。25下列_种说法有误差。 A任何二进制整数都可用十进制表示； B任何二进制小数都可用十进制表示； C任何十进制整数都可用二进制表示； D任何十进制小数都可用二进制表示。26指令寄存器的位

16、数取决于_。A存储器的容量；B指令字长；C机器字长；D存储字长。27在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_。A同步控制；B异步控制；C联合控制；D人工控制。28CPU中的译码器主要用于_ 。A地址译码；B指令译码；C选择多路数据至ALU；D数据译码。29直接寻址的无条件转移指令功能是将指令中的地址码送入_。APC； B地址寄存器；C累加器；DALU。30直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是_。A直接、立即、间接；B直接、间接、立即；C立即、直接、间接；D立即、间接、直接。31存放欲执行指令的寄存器是_。AMAR；BPC；CMDR；DIR。32

17、在独立请求方式下，若有N个设备，则_。A有一个总线请求信号和一个总线响应信号；B有N个总线请求信号和N个总线响应信号；C有一个总线请求信号和N个总线响应信号；D有N个总线请求信号和一个总线响应信号。33下述说法中_是正确的。A半导体RAM信息可读可写，且断电后仍能保持记忆；B半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；C半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。34DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作_。A停止CPU访问主存；B周期挪用；CDMA与CPU交替访问；DDMA。35计算机中表示地址时，采

18、用_B_ 。A原码；B补码；C反码；D无符号数。36采用变址寻址可扩大寻址范围，且_。A变址寄存器内容由用户确定，在程序执行过程中不可变；B变址寄存器内容由操作系统确定，在程序执行过程中可变；C变址寄存器内容由用户确定，在程序执行过程中可变； D变址寄存器内容由操作系统确定，在程序执行过程不中可变；37由编译程序将多条指令组合成一条指令，这种技术称做_。A超标量技术；B超流水线技术；C超长指令字技术；D超字长。38微程序放在_中。A存储器控制器；B控制存储器；C主存储器；DCache。39在CPU的寄存器中，_对用户是完全透明的。A程序计数器；B指令寄存器；C状态寄存器；D通用寄存器。40运算

19、器由许多部件组成，其核心部分是_。 A数据总线；B算术逻辑运算单元； C累加寄存器；D多路开关。41DMA接口_。A可以用于主存与主存之间的数据交换；B内有中断机制；C内有中断机制，可以处理异常情况； D内无中断机制42CPU响应中断的时间是_。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。43直接寻址的无条件转移指令功能是将指令中的地址码送入_。APC；B地址寄存器；C累加器；DALU。44一个16K×32位的存储器，其地址线和数据线的总和是_。A48；B46；C36；D3245以下叙述中错误的是_。A指令周期的第一个操作是取指令；B为了进行取指令操作，控制器需

20、要得到相应的指令；C取指令操作是控制器自动进行的；D指令第一字节含操作码。46主存和CPU之间增加高速缓冲存储器的目的是_。A解决CPU和主存之间的速度匹配问题；B扩大主存容量；C既扩大主存容量，又提高了存取速度； D扩大辅存容量。47以下叙述_是错误的。A一个更高级的中断请求一定可以中断另一个中断处理程序的执行；BDMA和CPU必须分时使用总线；CDMA的数据传送不需CPU控制；DDMA中有中断机制。48_可区分存储单元中存放的是指令还是数据。A存储器；B运算器；C控制器；D用户。49某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_。A128K；B64K；C64KB

21、；D128KB。50在整数定点机中，下述第_种说法是正确的。A原码和反码不能表示 -1，补码可以表示 -1；B三种机器数均可表示 -1；C三种机器数均可表示 -1，且三种机器数的表示范围相同；D三种机器数均不可表示 -1。51变址寻址方式中，操作数的有效地址是_。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D以上都不对。52向量中断是_。A外设提出中断；B由硬件形成中断服务程序入口地址；C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D以上都不对。53一个节拍信号的宽度是指 C 。A指令周期；B机器周期；C时钟周期；D存储周期。

22、54隐指令是指_。A操作数隐含在操作码中的指令；B在一个机器周期里完成全部操作的指令；C指令系统中已有的指令；D指令系统中没有的指令。55DMA方式_。A既然能用于高速外围设备的信息传送，也就能代替中断方式；B不能取代中断方式；C也能向CPU请求中断处理数据传送；D内无中断机制。56在中断周期中，由_将允许中断触发器置“0”。A关中断指令；B机器指令；C开中断指令；D中断隐指令。57在单总线结构的CPU中，连接在总线上的多个部件_。A某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；C可以有多个同时向总线发

23、送数据，并且可以有多个同时从总线接收数据；D可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。58在间址周期中，_。A所有指令的间址操作都是相同的；B凡是存储器间接寻址的指令，它们的操作都是相同的；C对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的；D以上都不对。59下述说法中_是正确的。AEPROM是可改写的，因而也是随机存储器的一种；BEPROM是可改写的，但它不能用作为随机存储器用；CEPROM只能改写一次，故不能作为随机存储器用；DEPROM是可改写的，但它能用作为随机存储器用。60打印机的分类方法很多，若按能否打印汉字来区分，可分为_。A并行式打印机和串行式打

24、印机；B击打式打印机和非击打式打印机；C点阵式打印机和活字式打印机；D激光打印机和喷墨打印机。简答题1某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。（1）一地址指令格式为OPMA OP 操作码字段，共7 位，可反映120 种操作；M 寻址方式特征字段，共3 位，可反映5 种寻址方式； A 形式地址字段，共16 7 3

25、= 6 位 （1 分） （2）直接寻址的最大范围为26 = 64 （1 分） （3）由于存储字长为16 位，故一次间址的寻址范围为216 = 65536 （1 分） （4）相对寻址的位移量为 32 + 31 2控制器中常采用哪些控制方式，各有何特点？1.同步控制方式任何一条指令或指令中任何一个微操作的执行都是事先确定的，并且都受统一基准时标的时序信号控制。2.异步控制方式不存在基准时标信号，没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占多少时间。3.联合控制方式这种方式对各种不同指令的微操作实行大部分统一、小部分区别对待的办法。4.人工控制方式为了调机和软件开发的需

26、要，在机器面板或内部设置一些开关或按键。3指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定）。补码 0.0000000 移码 1.00000004除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。存储器：采用多体交叉存储器 运算器：采用快速进位链控制器：采用指令流水 I/O 系统：采用DMA 方式5总线通信控制有几种方式，简要说明各自的特点。1.同步通信时标通常由CPU的总线控制部件发出，送到总线上的所有部件；也可以由每个部件各自的时序发生器发出，但必须由总线控制部件发出的时钟信号对它们进行同步。优点：规定明确、统

27、一，模块间的配合简单一致。缺点：主从模块时间配合属于强制同步，必须在限定时间内完成规定的要求2.异步通信允许各模板速度的不一致性，给设计者充分的灵活性和选择余地，没有公共的时钟标准，不要求所有部件严格统一操作时间，而是采用应答方式，即当主模块发出请求信号时，一直等待从模板反馈回来“响应”信号后，才开始通信。3.半同步通信半同步通信既保留了同步通信的基本特点，如所有的地址、命令、数据信号的发出时间，都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别；同时又像异步通信那样，允许不同速度的模板和谐地工作。4.分离式通信（1）各模块欲占用总线使用权都必须提出申请（2）在得到

28、总线使用权后，主模块在限定的时间内向对方传送信息，采用同步方式传送，不再等待对方回答信号。（3）各模块在准备数据的过程中都不占用总线，使总线可接受其他模块的请求。（4）总线被占用时都在做有效工作，或者通过它发送命令，或者通过它传送数据，不存在空闲等待时间，允许地利用了总线的有效占用，从而实现了总线在多个主、从模块间进行信息交叉重叠并行式传送，这对大型计算机系统是极为重要的。6以I/O设备的中断处理过程为例，说明一次程序中断的全过程。7完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。（1）申请分配阶段：由需要使用总线的主模块（或从设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用

29、权授于某一申请者。（2）寻址阶段：取得了使用权的主模块通过总线发出本次要访问的从模块（或从设备）的地址及有关命令，启动参与本次传输的从模块。（3）传数阶段：主模块和从模块进行数据交换，数据由源模块发出，经数据总线流入目的模块。（4）结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。8除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。答：针对存储器，采用高速芯片 针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用多体并行结构提高整机的速度； 针对控制器，可以通过指令流水设计技术提高整机的速度； 针对控

30、制器，可以通过超标量设计技术提高整机的速度； 针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链； 针对I/O 系统，可以运用DMA 技术不中断现行程序，提高CPU 的效率。9CPU包括哪几个工作周期？每个工作周期的作用是什么。取指周期是为了取指令 间址周期是为了取有效地址 执行周期是为了取操作数 中断周期是为了保存程序断点10什么是指令周期、机器周期和时钟周期？三者有何关系?指令周期：CPU每取出并执行一条指令所需的全部时间称指令周期，也即CPU完成一条指令的时间。在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一项工作。例如，取指令、存储器读、存储器

31、写等，这每一项工作称为一个基本操作。完成一个基本操作所需要的时间称为机器周期。时钟周期：CPU的晶振的工作频率的倒数指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成11.程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出，它们有何不同？答：程序查询方式是用户在程序中安排一段输入输出程序，它由I/O 指令、测试指令和转移指令等组成。CPU 一旦启动I/O 后，就进入这段程序，时刻查询I/O 准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中，CPU 停止自身的操作。 程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式

32、插入到用户现行程序中。即CPU 启动I/O 后，继续自身的工作，不必查询I/O 的状态。而I/O 被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU 提出中断请求，此时若满足条件，CPU 暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。12什么是计算机的主频，主频和机器周期有什么关系？一台机器时钟信号的频率即为主频，主频的倒数称作时钟周期，机器周期内包含若干个时钟周期13. 冯·诺依曼计算机的特点是什么？（1）计算机由运算器、存储器、控制器、输入设备和输出设备五大部分组成。（2）指令和数据以同等地位存放于存储器内，并可按地址寻访。（3）指令和数据均以二进制数

33、表示。（4）指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。（5）指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。（6）机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。14、指令和数据都存于存储器中,计算机如何区分它们？15、什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？16、说明存取周期和存取时间的区别。存取时间又称为存储器的访问时间，是指启动一次存储操作（读或写）到完成该操作所需的全部时间。存取周期是指存储器进行连续两次独立的存储操作所需的

34、最小时间间隔，通常存取周期大于存取时间。17. 什么叫刷新？为什么要刷新？说明刷新有几种方法。刷新的过程实质上是先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程由于存储单元被访问是随机的，有可能某些存储单元长期得不到访问，不进行存储器的读/写操作，其存储单元内的信息将会慢慢消失，为此需要刷新。集中刷新、分散刷新、异步刷新18、I/O有哪些编址方式？各有何特点？统一编址和不统一编址统一编址就是将I/O地址看做是存储器地址的一部分；不统一编址就是指I/O地址和存储器地址是分开的，所有对I/O设备的访问必须有专用的I/O指令。统一编址占用存储空间，减少了主存容量，但无须专用的I/O指令

35、。不统一编址由于不占用主存空间，故不影响主存容量，但需设I/O专用指令。19、在什么条件下，I/O设备可以向CPU提出中断请求？20、什么是中断允许触发器？它有何作用？21、 （1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K×32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。 1）ACCMQALUX运算器C U控制单元IRPC控制器存储体MDRMAR主存储体I/OCPU(2)ACCMQALUXIRMDRPCMAR3232323232321616(3)T0 PCMAR 1R T1 M(MAR)

36、MDR (PC)+1PC T2 MDRIR OP(IR)ID T0 Ad(IR)MAR 1W T1 ACMDR T2 MDRM(MAR)22画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。以数据输入为例，具体操作如下：（4分） 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）； 设备向DMA接口发请求（DREQ）； DMA接口向CPU申请总线控制权（HRQ）； CPU发回HLDA信号，表示允许将总线控制权交给DMA接口； 将DMA 主存地址寄存器中的主存地址送地址总线；

37、通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备； 将DMA 数据缓冲寄存器的内容送数据总线； 命令存储器作写操作； 修改主存地址和字计数值； 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出）， 则向CPU 申请程序中断，标志数据块传送结束。23已知接收到的海明码为01001011（搂按配偶原则配置），试问欲传送的信息是什么？24在方式中有没有中断请求？为什么？25在中断系统中、三个触发器各有什么作用？计算题1、已知：A = ，B = 求：A+B补、A-B补 1. 答：由A =-11/16=-0.1011，B =-7/16=-0.011 得 A补

38、= 1.0101，B补 = 1.1001 A+B补 = A补 = 1.0101 +B补 = 1.1001 1 0.1110 丢掉两操作数符号均为1，结果的符号为0，故为溢出。2、设机器数字长为8位（含一位符号位在内），若A = +10，B = +28，求 A-B补并还原成真值。答： A = +10 = +0001010，B = +28 = +0011100 A补 = 0,0001010，B补 = 0,0011100，-B补 = 1,1100100 则A-B补 = A补 + -B补 = 0,0001010+1,1100100 1,1101110 A-B补 = 1,1101110 故 A-B =

39、-0010010 = -183、已知：两浮点数x = 0.01111×210，y = 0.101111×201 求：x + y答：x、y在机器中以补码表示为x补 = 00,10; 00.1111 y补 = 00,01; 00.101111 对阶 j补 = jx补- jy补 = 即j = 1，表示y的阶码比x的阶码小1，因此将y的尾数向右移1位，阶码4、设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行

40、速度又是多少MIPS？答：根据主频为8MHz ，得时钟周期为1/8 = 0.125ms，机器周期为0.125×2 = 0.25ms，指令周期为0.25×2.5 = 0.625ms。（1）平均指令执行速度为1/0.625 = 1.6MIPS。（2）若机器主频不变，机器周期含4个时钟周期，每条指令平均含5个机器周期，则指令周期为0.125×4×5 = 2.5ms ，故平均指令执行速度为1/2.5 = 0.4MIPS。5、设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该

41、浮点数溢出的条件是什么？答： 因为216 = 65536 则±6万的十进制数需16位二进制数表示。 对于尾数为16位的浮点数，因16需用5位二进制数表示，即 (16)十 = (10000)二， 故除阶符外，阶码至少取5位。为了保证数的最大精度，最终阶码取5位，尾数取32-1-1-5 = 25位。按这样分配，当阶码大于+31时，浮点数溢出，需中断处理。6、设机器A的主频为8MHz，机器周期含4个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的平均指令周期和机器周期。每个指令周期包含几个机器周期？如果机器B的主频为12MHz，且机器周期也含4个时钟周期，试问B机的平均指令执

42、行速度为多少MIPS？答：根据机器A 的主频为8MHz，得时钟周期为= 1/8MHz=0.125s （1）机器周期 = 0.125×4 = 0.5s （2）平均指令执行时间是=1/0.4= 2.5s （3）每个指令周期含= 2.5/0.5=5 个机器周期（4）在机器周期所含时钟周期数相同的前提下，两机平均指令执行速度与它们的主频有关， 即 A机的平均指令速/B机的平均指令速A机主频/B机主频 则B 机的平均指令执行速度= 0.4MIPS×12MHz/8MHz=0.6MIPS7、设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取

43、1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？答：【解】 因为216 = 65536 则±6 万的十进制数需16 位二进制数表示。 对于尾数为16 位的浮点数，因16需用5位二进制数表示，即 (16)10 = (10000)2， 故除阶符外，阶码至少取5 位。为了保证数的最大精度，最终阶码取5 位，尾数取32-1-1-5=25位。按这样分配，当阶码大于+31时，浮点数溢出，需中断处理。8、在一个8位的总线系统中，若时钟频率为100MHz，总线传输周期为5个时钟周期，每一个总线传周期可传送一个字，试计算总线的数据传输率。根据总线时钟频率为100MHz，得1个时钟周期

44、为1/100MHz=0.01us总线传输周期为0.01us×50.05us 由于总线的宽度为8位2B（字节）故 总线的数据传输率为2B/（0.05us）40MBps。设计题：见书中P91, 4.2.5存储器与CPU的连接第一章习题7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。主机：是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；CPU：中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；（早期的运、控不在同一芯片上）讲评：一种不确切的答法：CPU与MM合称主机；运算器与控制器合称CP

45、U。这两个概念应从定义和组成两个角度解释较确切。主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；(由存储体、各种逻辑部件及控制电路组成）存储单元：可存放一个机器字并具有特定存储地址的存储单位；存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取；存储字：个存储单元所存二进制代码的逻辑单位存储字长：个存储单元所存二进制代码的位数；存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）机器字长：CPU能同时处理的数据位数；指令字长：条指令的二进制代码位数；8. 解释下列英文缩写的中文含义：CPU、P

46、C、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPSCPU：Central ProcessingUnit，中央处理机（器），是计算机硬件的核心部件，由运算器+控制器组成；PC：Program Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器；IR：Instruction Register，指令寄存器，存放当前正在执行的指令的寄存器；CUControl Unit，控制单元（部件），控制器中产生微操作命令序列的部件，为控制器的核心部件；ALU：Arithmetic LogicUnit，算术逻辑运算单元，运算器中完

47、成算术逻辑运算的逻辑部件；ACC：Accumulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器；MQ：Multiplier-QuotientRegister，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；MAR：Memory AddressRegister，存储器地址寄存器，内存中用来存放欲访问存储单元地址的寄存器；MDR：Memory DataRegister，存储器数据缓冲寄存器，主存中用来存放从某单元读出、或写入某存储单元数据的寄存器；I/O：

48、Input/Outputequipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送；MIPS：Million InstructionPer Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位；CPI：Cycle PerInstruction，执行一条指令所需时钟周期数，计算机运算速度指标计量单位之一；FLOPS：Floating PointOperation Per Second，每秒浮点运算次数，计算机运算速度计量单位之一。第三章习题1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？解：总线是多个部

49、件共享的传输部件；总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用；为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。讲评：围绕“为减轻总线负载”的几种说法：1.应对设备按速率进行分类，各类设备挂在与自身速率相匹配的总线上；2.应采用多总线结构（或多级总线）；3.总线上的部件应有不同的优先级；4. 为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？解：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器查询、独立请求；特点：链式查询方式连线简单，易于扩充

50、，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。5. 解释下列概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。解：总线宽度：数据总线的根数总线带宽：总线的数据传输率，指单位时间内总线上传输数据的倍数。总线复用：指同一条信号线可以分时传输不同的信号。总线的主设备（主模块）：指一次总线传输期间，拥有总线控制权的设备（模块）；总线的从设备（从模块）：指一次总线传输期间，配合主设备完成传输的设备（模块），它只能被动接受主设备发来的

51、命令；总线的传输周期：总线完成一次完整而可靠的传输所需时间；总线的通信控制：指总线传送过程中双方的时间配合方式。6. 试比较同步通信和异步通信。解：同步通信：由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合；异步通信：不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。第四章习题5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽 = 1/200ns × 32位= 160M位/秒 = 20MB/S = 5M字/秒注意字长（32位）不是16位。（注：本题的兆单位来自时间=106）6. 某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。解：存储容量是64KB时，按字节编址的寻址范围就是64KB，则：按字寻址范围 = 64K×8 / 32=16K字按字节编址时的主存地址分配图如下：讨论：（1）、一个存储器不可能有两套地址，注意字长32位，不