基于NE564的锁相倍频电路(32倍频)

1、 皖西学院本科毕业论文（设计） 用NE564构成锁相倍频器（32倍频）系统设计作者 XXX 指导教师 马玲摘要：NE564是一种工作频率可高达50MHz的超高集成锁相环路芯片，内部有鉴相器，环路滤波，压控振荡器等基本电路环节构成回路的一种集成电路的芯片，NE564的功能是输出信号与参考信号之间的比较，然后经过环路滤波产生的电压信号控制严控振荡器来实现频率的跟踪、捕捉与锁定。74LS393有分频器的作用，NE564输出的信号经过74LS393分频以后的信号经过鉴相器，实现倍频，所以在其与NE564一起工作可实现锁相倍频的作用，是构成锁相倍频器的主要器件，再辅助一些其他器件，就可实现对高频信号的锁

2、相倍频功能。关键词：倍频、锁相环路、分频、NE564、压控振荡器NE564 constitute a phase-locked frequency multiplier (32 multiplier) system designAuthor XXX Guide Teacher Ma LingAbstract：NE564 is a PLL chip operating frequency up to 50MHz ultra-high, phase detector, loop filter, VCO circuit links constitute a circuit of an integra

3、ted circuit chip. The function of this chip is compare the output signal and consult signal then realize the function of tracking, capturing and locking frequency by control voltage the loop filter produced. 74LS393 is a chip has the function of sub-frequency. The signal output from NE564 through 74

4、LS393 sub-frequency after phase detector to realize multiplier. So this chip work with NE564 can realize multiplier and is the main component to consist a phase-locked device and assisted anther component can realize the function of signal phase-locked and frequency multiplication.Key words: Octave、

5、PLL、frequency、NE564、VCO目 录1 绪论11.1 研究现状11.2 研究目的11.3 研究内容12 锁相环路基本原理12.1锁相环路的基本组成22.1.1 鉴相器32.1.2 压控振荡器32.1.3环路滤波器32.2锁相环的两种调节过程32.2.1跟踪过程32.2.2捕捉过程43 集成锁相环NE564介绍及其应用43.1锁相环NE564基本介绍43.1.1限幅放大器63.1.2鉴相63.1.3压控振荡管63.1.4输出放大器与直流恢复电路73.1.5施密特触发器73.2 NE564基本应用电路84 分频器74LS393介绍85 锁相倍频器系统的总体设计115.1功能要求11

6、5.2设计思路及数据的计算115.3 总体电路设计125.4 设计实验内容135.5射极电压跟随器输出电路136 调试与测试14结论15致谢16参考文献16 皖西学院本科毕业论文（设计） 1 绪论1.1 研究现状许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。目前锁相技术可广泛的应用于广播电视，雷达通信，抑制电网干扰，时钟同步等领域。集成锁相环电路在跟踪滤波、调制解调、频率合成、载波同步、位同步、FM立体声解码、电机调速稳速、锁相接收机、相移器、频率变换、同步滤波、自动跟踪调谐、微波锁相频率等方面都有广泛的应用。国内外常用的集成锁相环电路已有

7、数百个品种，如NE564、CD4046等，我们可以通过利用这些集成芯片制作锁相倍频系统，另外我们还可以基于FPGA来设计锁相倍频系统，从而在相应的技术领域实现相应的功能。在本文中我们是用集成锁相环NE564来进行设计锁相倍频系统的。1.2 研究目的随着科技的进步，电子通讯产品越来越多的进入人们视野，在此我们会应用到各种各样的信号，面对这些信号，我们有好多头痛的问题，比如信号的频率不稳定的问题，在此，我们就可以运用锁相环，来跟踪锁定频率，并消除之间的频率误差，达到一种稳定值。随着今后的发展，这种技术会运用的更加纯熟，精度要求及各种性能参数的指标会更加严格与完善，同时面临的范围也会更加宽广，领域范

8、围也会更加全面化。1.3 研究内容 本次毕业设计主要是应用集成锁相环NE564进行倍频锁相系统的设计。在基本锁相环的反馈通道中插入分频器，就构成了锁相倍频电路。锁相倍频电路中，所使用的锁相为NE564，它是一种工作频率可达50MHz的超高频集成锁相环。在锁相倍频中74LS393为分频器，分别可以进行232分频。输出误差电压控制VCO，最终使VCO输出的频率，达到倍频的目的。2 锁相环路基本原理 锁相环路是一种实现频率跟踪的自动控制电路，而且这种跟踪是无误差的，即VCO输出频率恒等于输入信号频率。在PLL中，控制输入电压的角频率和VCO振荡角频率之间保持相等的要求，不是直接利用他们之间的频率误差

9、，而是利用他们之间瞬时相位误差来实现的。其实，频率与相位之间存在着确定的关系。假设某种不稳定因素使VCO振荡角频率大于输入信号角频率，则两个矢量的瞬时相位差将随时间不断增大，鉴相器产生的误差电压也就相应的变化，通过低通滤波器后，加到VCO上，使其振荡频率不断被调整，直到VCO角频率等于输入信号角频率，环路锁定时，瞬时相位差便保持恒值。这时鉴相器输出恒定误差，并用这个误差电压控制VCO振荡角频率，使它稳定的等于输入信号角频率。环路达到最后的这种状态就称为锁定状态。可见，环路未锁定前，鉴相器输出不断变化的误差电压，进行频率搜索，一旦找到输入信号角频率，鉴相器便输出恒定误差电压，用来保持环路锁定。

10、当然由于控制信号正比于相位差，即 （1） 因此在锁定状态，不可能为0，换言之在锁定状态与仍存在相位差。2.1锁相环路的基本组成 锁相环是一种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。锁相环由三部分组成，如图2-1所示。图2-1 锁相环组成方框图它包含压控振荡器（VCO），鉴相器（PD）和环路滤波器（LF）三个基本部件，三者组成一个闭合环路，输入信号为，输出信号为，反馈至输入端。下面逐一说明基本部件的作用。 2.1.1 鉴相器PD是一相位比较装

11、置，用来检测环路输出信号与VCO输入信号之间的相位差，并把转化为电压输出，称为误差电压，通常为一直流量或一低频交流量。一般情况下采用相乘型鉴相器和采用包络检波的叠加型鉴相器。 2.1.2 压控振荡器VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流一频率变换器，但习惯上仍称为压控振荡器。它的作用就是产生频率随控制电压变化的振荡频率。一般情况下，压控振荡器的振荡频率随控制电压变化的特性是非线性的，但是在有限的控制电压范围内，我们可以把它看做是线性的。2.1.3环路滤波器LF为一低通滤波电路，其作用

12、是滤除鉴相器输出电流中的无用组合频率分量及其他干扰分量，以达到环路所要求的性能，并保证环路的稳定性。在锁相环路中，常用的低通滤波器有RC滤波器，无源和有源的比例积分滤波器。2.2锁相环的两种调节过程 在锁相环路有两种不同的自动调节过程。一是跟踪过程，二是捕捉过程。下面就对跟踪过程和锁定过程进行讨论。 2.2.1跟踪过程在环路锁定之后，若输入信号频率发生变化，产生了瞬时频差，从而使瞬时相位差发生变化，则环路将及时调节误差电压去控制VCO，使VCO输出信号频率随之变化，即产生新的控制频差，VCO输出频率及时跟踪输入信号频率，当控制频差等于固有频差时，瞬时频差再次为零，继续维持锁定，这就是跟踪过程，

13、在锁定后能够继续维持锁定所允许的最大固有角频差的两倍称为跟踪带或同步带。 2.2.2捕捉过程环路原先是失锁的，通过自身调节由失锁进入锁定的过程称为捕捉过程，能够进入所允许的最大值称为捕捉带。设时环路开始闭合，此前输入信号角频率不等于VCO输出振荡角频率（因控制电压），环路处于失锁状态。假定是一定值，二者有一瞬时角频差，瞬时相位差随时间线性增大，因此鉴相器输出误差电压将是一个周期为的正弦函数，称为正弦差拍电压。所谓差拍电压是指其角频率（此处是）为两个角频率（此处是与）的差值，角频差的数值大小不同，环路的工作情况也不同。若较小，处于环路滤波器的通频带内，则差拍误差电压能顺利通过环路滤波器加到VCO

14、上，控制VCO的振荡频率，使其随差拍电压的变化而变化，所以VCO输出是一个调频波，即将在上下摆动。由于较小，所以很容易摆动到，环路进入锁定状态，鉴相器将输出一个与稳态相位差对应的直流电压，维持环路动态平衡。若瞬时角频差数值较大，则差拍电压的频率较高，它的幅度在经过环路滤波器时可能受到一些衰减，这样VCO的输出振荡角频率上下摆动的范围也将减小一些，故需要多次摆动才能靠近输入角频率，即捕捉过程需要许多个差拍周期才能完成，因此捕捉时间较长，若太大，将无法捕捉到，环路一直处于失锁状态。能够由失锁进入锁定所允许的最大固有角频差的两倍称为环路的捕捉带。3 集成锁相环NE564介绍及其应用3.1锁相环NE5

15、64基本介绍在本次的课程设计中，所使用的锁相环NE564是一种工作频率可高达50MHz的超高频集成锁相环。主要参数如下：NE564的最高工作频率为50MHz，最大锁定范围达，输入阻抗大于，电源工作电压512V，典型工作电压为5V，典型工作电流为60mA，最大允许功耗为40mV；在频偏为±10%，中心频率为5MHz时，解调输出电压可达 。输入信号为有效值大于或等于。其内部框图和管脚定义如图3-1所示。其内部原理图如图3-2所示。（a） NE564内部框图（b） NE564管脚分布图图3-1 NE564内部框图和管脚定义 图3-2 锁相环内部原理图 3.1.1限幅放大器限幅放大器它主要由

16、原理图中的Q1Q5及Q7 , Q8组成。Q1Q5组成PNP，NPN互补的共集共射组合差分放大器，由于Q2，Q3负载并联有肖特基二极管D1,D2，故其双端输出电压被限幅在2VD=0.30.4V左右。因此可有效消除FM信号输入时，干扰所产生的寄生调幅。Q7 , Q8为射极输出差放，以作缓冲，其输出信号送鉴相器。 3.1.2鉴相鉴相采用普通双差分模拟相乘器，由压控振荡器反馈过来的信号从外部由端输入。另外由端去改变双差分电路的偏置电流，控制鉴相器增益，从而实现环路增益控制。 3.1.3压控振荡管NE564的压控振荡器是改进型的射极定时多谐振荡器。主电路由Q21 , Q22与Q23 , Q24组成。其中

17、Q22 , Q23两极通过其固有振荡频率由，端外接定时电容Ct，Q21 , Q24两射极分别经电阻R22 , R23接电源Q27 , Q25。Q26也为电流源。Q17 , Q18为控制信号输入缓冲极。接通电源，Q21 , Q22与Q23 , Q24双双轮流导通与截止，电容Ct周期地充电与放电，于是Q22 , Q23集成极输出极性相反的方形脉冲。根据特定设计，固有振荡频率为： （2）其中， 为VCO的振荡频率 3.1.4输出放大器与直流恢复电路输出放大器与直流恢复电路是专为解调FM信号与FSK信号而设计的。输出放大器A2是恒流源差分放大电路，来自鉴相器的误差电压由，端输入，经缓冲后，双端送入A2

18、放大。直流恢复电路由Q42 , Q43 , Q44等组成，电流源Q40作Q43地有源负载。若环路的输入为FM信号，那么在锁定状态，端的电压就是FM解调信号。若环路的输入为FSK信号即频率在f1与f2之间周期性跳变的信号，则鉴相器的输出电压A2放大后分两路，一路直接送施密特触发器的输入，另一路送直流恢复电路Q42基极，由于Q43集电极通过端外接一滤波电容，故直流恢复电路的输出电压就是一个平均值电流。这个直流电压VREF再送施密特触发器另一输入端就作为基准电压。 3.1.5施密特触发器 施密特触发器是专为解调FSK信号而设计的，其作用就是将模拟信号转换成TTL数字信号。直流恢复输出的直流电压基准V

19、REF与被A2放大了的误差电压Vdm 分别送入Q49 , Q50的基极，Vdm 与VREF进行比较，当VdmVREF时，则Q50导通，Q49截止，从而迫使Q54截止，Q55导通，于是端输出低电平。当Vdm<VREF时，则Q49导通，Q50截止，从而迫使Q54导通，Q55截止，端输出高电平。通过端改变Q52的电流大小，可改变触发器上下翻转电平，上限电平与下限电平之差也称为滞后电压VH，调节VH可消除因截波泄漏而造成的误触发而出现的FSK解调输出，特别是数据传输速率比较高的场合，并且此时端滤波电容不能太大。3.2 NE564基本应用电路目前，集成锁相环电路在跟踪滤波、调制解调、频率合成、载波

20、同步、位同步、FM立体声解码、电机调速稳速、锁相接收机、相移器、频率变换、同步滤波、自动跟踪调谐、微波锁相频率等方面都有广泛的应用。其中最基本的应用是FM锁相解调电路和锁相倍频电路。FM锁相解调电路的电路图如图3-3所示。；图3-3 FM锁相解调电路原理图上图是用于调频广播的FM调频解调器，从NE564的6脚输入10.7MHz的中频信号，微调VC1使VCO锁定在10.7MHz，调节RV1使输出波形最大不失真，这样在14脚就可以获得幅度较小的解调信号，再经U1放大都就可得到所需的音频信号。由于本次设计的课题是32倍频的锁相倍频器的设计，所以在这里将不再进行更多的叙述，在接下来的内容中会有更详细的

21、介绍。4 分频器74LS393介绍74LS393为分频器，它由两个完全相同的单元组成（IC32A ，IC32B），是两个4 位异步二进制计数器，可以分别进行2分频，4分频，8分频，16分频。如果将IC32A中的16分频输出与IC32B中时钟输入端相接则IC32B可以组成32分频，64分频，128分频，256分频。其外接管腿图如图4-1所示。图4-1 74LS393外接管腿图异步清零端(1clear,2clear) 为高电平时，不管时钟端1A，2A状态如何，即可以完成清除功能。当1clear,2clear为低电平时，在1A，2A脉冲下降沿作用下进行计数操作。引出端符号： 1A、2A 时钟输入端（

22、下降沿有效）；1clear,2clear 异步清零端；1Qa1Qd、2Qa2Qb 输出端。 极限值：电源电压为7V 输入电压为5.5V 工作环境温度为 070 存储温度为 -65150其逻辑图与真值表分别如图4-2，4-3所示。图4-2 74LS393逻辑图图4-3 74LS393真值表5 锁相倍频器系统的总体设计5.1功能要求 当输入500KHz的纯载波（大小约0bBm）作为参考信号，锁相倍频电路接连2倍频，锁相倍频电路中锁相环同步、失锁、再同步的过程，首先使信号锁定在1MHz，然后进行32分频。最终使输出信号为输入信号频率的32倍。5.2设计思路及数据的计算NE564的VCO振荡输出信号（

23、从9脚输出）经RW2与R6分压（74LS393的1脚输入信号保持在2.4V左右）由74LS393的1脚输入，分频后由NE564的3脚输入，简单的框图如图5-1所示。图5-1 锁相倍频框图由NE564的3脚输入的分频信号与从NE564的6脚输入的参考信号进行鉴频，输出误差电压控制VCO，最终使VCO输出的频率，达到倍频目的。在锁相分频电路中，NE564的2脚为增益控制端，调节可改变同步带大小。NE564的 12脚和13脚跨接定时电容C，C由下列算式确定。 （3） 其中则 （4）本次设计的输入载波频率为=500KHz。则当2倍频时，=1MHz，C=625PF 当4倍频时，=2MHz，C=312PF

24、 当8倍频时，=4MHz，C=156PF 当16倍频时，=8MHz，C=78PF 当32倍频时，=16MHz，C=39PF 当64倍频时，=32MHz，C=20PF在实际的电路中，由于分布电容的存在应比计算值偏小。5.3 总体电路设计基于以上的分析和研究，绘制出系统的整体原理图，如图5-2所示,图5-2 系统原理图 电路原理分析：进行32倍频实验时，500KHZ正弦信号由INPUT输入，经过压控振荡器VCO后由9输出，进入到74LS393进行32分频处理，处理之后的分频信号再由3引脚输出，后由NE564的3引脚输入。NE564的3引脚输入的分频信号与6引脚输入的参考信号进入进行鉴频，调节滑动变

25、阻器，从而调节误差电压使输出误差电压控制VCO,最终使VCO输出的频率，达到倍频目的。在输出端接入示波器，观察波形，便可得到16MHZ的方波信号，从而得到实验所需数据，完成实验。当进行2倍频时电路改为74LS393 IC32B的3脚连接NE564的3脚；当进行4倍频时电路修改为74LS393 IC32B的4脚连接NE564的3脚；当进行8倍频时电路修改为74LS393 IC32B的5脚连接NE564的3脚；当进行16倍频时电路修改为74LS393 IC32B的6脚连接NE564的3脚；当进行64倍频时电路修改为74LS393 IC32A的4脚连接NE564的3脚。由于NE564的最高工作频率为

26、50MHz，所以虽然该设计理论上能够达到128倍频，256倍频，但实际上当NE564的工作频率大于50MHz时，该设计电路不可用。5.4 设计实验内容由input输入500KHz的纯载波（大小约0dBm），作为参考信号。 首先将NE564的3脚与74LS393 IC32B的3脚连接起来，组成2倍频实验电路，此时NE564的12脚与13脚跨接625PF的电容，调节可调电容VC1，使从output处测得的信号频率为1MHz（74LS393的1脚输入信号保持在2.4V左右）。调节的方法为：用示波器同时在input和NE564的3脚处观察输入信号和分频信号，若输入信号为正弦波，则分频信号为方波，调节可

27、调电容VC1，使两信号同频，此时即输出1MHz的信号。 其次，再连接NE564的3脚与74LS393 IC32A的3脚连接起来，组成32倍频实验电路。观察锁相环同步过程，失锁过程，再同步过程。用示波器同时在input和NE564的3脚处观察输入信号和分频信号，改变输入信号频率（以10KHz为步进）。首先增大输入信号频率，在示波器上观测两波形，开始时，两波形同步移动，此时处于同步跟踪状态。当增大到一定值的时候，只有输入信号在移动，此时处于失锁状态，记下此时的值。然后再减小输入信号频率直至进入锁定状态（两波形同时移动），调节RW1。在增大输入信号频率直至失锁，记下此时的值。重复上述步骤，比较两次的

28、值大小，找到最大的值，即此NE564的同步带。5.5射极电压跟随器输出电路射极跟随器如图5-3所示。图5-3 射极电压跟随器射极电压跟随器是共集电极电路，R1 和R2为三极管设置静态工作点，R3负反馈稳定静态工作点，C1滤波电容。射极电压跟随器的特点：电压同相输出，放大倍数约等于1且小于1，输入电阻大，输出电阻小，负载能力比较强，能够起到隔离的作用。当负载变化时，输出电压几乎不变，从而消除负载对输出电压的影响，因此射极跟随器常做输出极使用。6 调试与测试本设计的调试是在Proteus的环境下进行的，我们需要在其下新建一个工程New Project，在Library/pick Device窗口选

29、择需要使用的原件，将元件添加到主界面左侧的列表中，将元件放置在绘图区，并移动原件至合适的位置，然后连线，将各元件连接，绘制电源和地，完成整体电路图。按照实验内容完成实验步骤，首先使锁相环输出信号锁定在1MHz，观测锁相环的锁定状态，失锁状态，再锁定状态，最后用示波器观测输入信号与输出信号的波形，完成最后的调试。当在input端输入信号为频率为500KHz的正弦波时，输出端output用示波器观测输出端波形用示波器我们观测到的输入输出波形如图6-1所示：图6-1 仿真输出波形由图中波形可以得出如下结论：输出信号频率为输入信号频率的32倍，说明该设计电路满足了设计要求，能够进行32倍频实验。结论毕

30、业设计期间，我所设计的是基于NE564的锁相倍频系统的设计，在设计过程中，经过多次的设计方案的比较与选择，决定用NE564与74LS393两种芯片做此次设计，这样方案设计上更加的简单，同时也能达到方案设计的要求。确定方案后经过多次的调试与修改电路，所设计的锁相倍频系统基本上满足了设计的要求，可以达到锁相和倍频（32倍频）的目的。 在方案设计过程中首先确定了设计思路，整个电路输入信号经过NE564的压控振荡器VCO后输出，进入到74LS393进行分频处理，处理之后的分频信号再由3引脚输出，后由NE564的3引脚输入。NE564的3引脚输入的分频信号与6引脚输入的参考信号进入进行鉴频，调节滑动变阻器，从而调节误差电压使输出误差电压控制VCO,最终使VCO输出的频率，达到倍频目的。通过此设计思路从而完成整体方案设计，继而完成方案的仿真实验。在本次设计中，又再一次的加强了我的理论知识，也是得理论知识的学习在实践中得到了升华，提高了我的动手能力和独立解决问题的能力。在设计的过程中，我也遇到了许多问题，使得设计一度的中断，但