数字电路逻辑设计课后答案

1、数字电路与逻辑设计习题答案一、填空1 （51625）10 = （ 110011.101 ）2 = （ 33.A ）162 （110101.1011）2 =（ 35.B ）163（1997）10= （0100 1100 1100 1010）余3BCD= （0001 1001 1001 0111）8421BCD4（0110 1001 1000）8421BCD= （ 689）10 （0110 1001 1000）余3BCD = （ 365）105（BF.5）16= （1011 1111. 0101）2616；674位8除2取余法，乘2取余法91×2 3 0×2 2 1×

2、2 1 1×2 0 0×21 1×22 102 i ，N i 11奇校验码121，113与、或、非14逻辑式、真值表、逻辑图15输出值“1”的对应最小项相加16三进制及三进制以上进制的算术加，二进制算术加，逻辑加，模2加172 n 18相邻码组之间只有一位不同19n个相领项20开通，延迟，上升，t ON t d t r 21关闭，存储，下降，t OFF t s t f 22从负载流（灌）入反相器（或与非门），低23从反相器（或与非门）流（拉）到负载，高24与非门允许多大的噪声电压叠加到输入信号的高、低电平上，而不致破坏其正常逻辑状态，抗干扰能力越强25最多可以带动

3、10个同类型门电路。26t PHL ，t PLH ，（t PHL t PLH）/227短接，短接F 1 F 2 ，线与28“0”，“1”，“高阻”29PMOS，NMOS，CMOS反相器，PMOS，NMOS，CMOS传输门30V D 0.7V，0.7V，极小，激增31数字，模拟32电路功耗低、抗干扰能力强、集成度高等33VNL= ViL(max) VoL(max)34电路任一时刻的输出仅取决于该时刻的输入状态，而与电路前一时刻的状态无关35只包含门电路（无存储元件）13637确定它的逻辑功能，并加以改进38两数的本位加，不带低位的进位加，带进位加3916个，低电平“0”，高电平“1”40它们都有

4、两个稳态，可以触发翻转，故具有记忆能力41特性表、特性方程、波形图42D、T'、T、RS、JK43可以用CP控制其翻转时刻，同步触发器、主从触发器、边沿触发器，电平触发、主从触发、边沿触发44主从、边沿触发器可以克服空翻，而同步触发器不能克服空翻45两门之间因交叉耦合而产生的自锁作用46RS0，R、S不能同时为“1”470，148可控制的计数，计数翻转，保持原状态49下降，上升，150边沿触发方式51同步时序电路，异步时序电路52触发器53统计计数脉冲个数54Q i1 Q i2Q 1 Q 0 ，Q n1 Q n2 Q 1 Q 0 55暂存，平移56串/并转换5716S58波形变换、整形

5、、脉冲鉴幅二、 选择题:1. A D2. B C D3. A B4. D5. C6. A B D7. D.8. C9. B10. D 11. B12. A.13. B14. A B三、化简下列各题1 用代数法化简下列函数为最简与或表达式（1） FBBACB（）ACBACBAC（2） FCDDC（D）（CDC）C1（3） FABABCACABCACABC（4） FAABCDADBAB2 将下列函数式化为最小项表达式（1） FABBCACAB（C）（A）BCA（B）CABCABBCAC（2） FABBCAB（C）（A）BCABCABBC3 用代数法证明下列等式（1） 左式（AB）（CDC）ABDA

6、BD1（2） A0A··1A（3） A1A··1（4） AA··A14 直接写出下列各函数的对偶式F'，并用反演规则写出其反演式（1） F'（A）（B）（CD）（B）（C）（A）（2） F'A··5 用对偶规划求下列各式的对偶等式（1） 左式的对偶式为（AB）（C）（BCD）右式的对偶式为（AB）（C）其对偶等式为：（AB）（C）（BCD）（AB）（C）（根据对偶规则两式相等，则其对偶式也相等）（2） 左式的F'1 右式的F'2 其对偶等式为：6 试写出下列卡诺图的最小项表达

7、式，并用卡诺图法求其最简与或式（1）最小项表达式F（A、B、C）或FCBCAAC最简与或式FC（2）最小项表达式F（A、B、C、D）或FCBBCAAC；最简与或式F7 用卡诺图法化简下列函数为最简与或式（1）FCAD（BC）A AC（2）F ACCD9（1）错(2)错(3)对1011控制信号输出变量 B C Y0 Y1 Y2 Y3 0 0 0 1 A0 A1 A2 A3 1 01 1 1 1 1 10 0 0 0当控制信号BC=00时，输出是输入变量的反码。当控制信号BC=01时，输出是输入变量的原码。当控制信号BC=10时，输出为全“1”当控制信号BC=11时，输出为全“0”电路是一个原码/

8、反码和0/1码的转换器。12设A、B、C三个逻辑变量代表三位裁判，A为裁判长，逻辑“1”表示按下按键，逻辑“0”表示未按按键；Y=1表示举重成功（灯亮、或铃响），Y=0表示举重失败（灯不亮、或铃不响）。逻辑真值表.输 入输 出 A B CY 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1逻辑函数表达式 Y= AB+ AC 逻辑图13解：根据已知条件，需满足：解得 四、分析下列各题1 按下图所示求出F的逻辑式，并将其化简成最简与或式。解：按图求得：F=BCD·B·D+D化简得：F=BCD+B+D+

9、D =CD+B+D =C+B+D2 分析如下电路，写出F的最简与或式（用卡诺图化简F）。解：F=（2，4，6，7）卡诺图化简如下：FBCACAB3 CMOS线路图如图所示，写出F的逻辑式，说明它是何种门电路。解：F功能：为或非门4 电路如图所示，试对应于A、B、C端的波形画出该电路的输出波形。解：5 下图中片04均为译码器，指出当输入代码为A4 A3 A2 A1 A0=10101时，片0-3中的哪一片工作？该片中的哪一条输出线有效？解：A 4 A 3 10（A 1 A 0 ）片4 （Y 2 ）片4 有效，从而使片2工作。又因：A 2 A 1 A 0 101（A 2 A 1 A 0 ）片2 ，所

10、以片2的输出线Y 5 有效。6 分析如下逻辑图，求出Y1 、Y2 的逻辑式，列出真值表，指出逻辑功能。解：A BY 1 Y 2 0 00 00 11 01 01 01 10 1功能： 半加器 Y 1 AB Y 2 A·B7 分析用四选一数据选择器构成的电路，写出Y的最简与或式。解：YI 0 BI 1 AI 2 ABI 3 BCAABC用卡诺图化简YCBC或YBC8 分析如下电路，写出逻辑式，列出真值表，指出逻辑功能。解：F1（A、B、C）=（1、2、4、7）F2（A、B、C）=（3、5、6、7）A B C F1 F20 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0

11、 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1由真值表看出，它是全加器，F1为本位和，F2为向高位的进位。五、分析下列电路1 试用一个四选一数据选择器设计实现下述逻辑功能的组合电路。解：设计电路如下：2 用8选1数据选择器实现逻辑函数F=å（2，4，5，7）。解：实现电路如下：3 用3-8线译码器实现逻辑函数F=AACB。解：F=AACB直接画图得：4 试用下图所示的4选1数据选择器设计一组合电路。从电路的输入端（A、B、C、D）输入余3BCD码，输出为F。当输入十进制数码0、2、4、5、7的对应余3BCD码时，F=1；输入其它余3BCD码时，F=0。（

12、输入端允许用反变量）解：（1） 依题意列真值表：A B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11010110100 （2）画卡诺图ABCD000111100100110111111AB000111110111111 FD5. 6取片（1）和片（2）的S1作为第四个代码输入端A3，片（1）和片（2）的3个代码输入端A2，A1，A0接在一起作为4线16线译码器的3个代码输入端A2，A1，A0。同时使两片的=

13、0，如图所示。78六、试画出下列各题波形1 试画出如下逻辑电路的P端输出波形，要求对应CP输入时钟和A输入波形画出输出波形P。已知维持阻塞D触发器的初始状态为“1”（忽略触发器的传输延迟时间）。解：2 由主从JK触发器组成的逻辑电路如下图所示，试对应CP波形画出Q的波形。（设触发器的初始态为“0”，且画图时忽略触发器的延迟时间）。解：3 逻辑电路及CP、A的电压波形如下图所示，试画出Q的波形。（设触发器的初始态为“1”，且不考虑器件的传输延迟时间）。解：七、分析下列时序电路1 用主从JK触发器画出两级串入串/并出单向移存器（可加用门电路）。并对应于CP和D O 画出Q1、Q0 的波形。（设Q1

14、、Q0的初态为“0”）。解：；逻辑图2 由T1161组成的时序逻辑电路如下图所示，请对应CK波形画出输出Q0 Q1 Q2 Q3的波形。解：3 用T4195连接成的电路如图所示，试分析该电路，列出状态表，指出其功能、F端的脉码序列及其循环周期。解：Q C Q B Q A D A JKQ C Q B 0 0 100 1 011 0 110 1 111 1 101 1 001 0 010 0 100 0 00电路为三位m序列发生器，由F端产生的m序列是00101110010111······。循环周期P2 3174 用T4195连接成的电路

15、如下图所示，试分析该电路，列出状态表，画出完整状态图，并指出其逻辑功能。解：Q 2 Q 1 Q 0 D O 0 0 010 0 100 1 001 0 010 0 100 1 101 1 001 0 011 0 100 1 001 1 101 1 001 0 01功能：三位环形计数器，可自启动。5 用T4195中规模移存器设计一个4进制环形计数器。（初态为0001）。解：6 用T1161设计一个进位预置型十三进制计数器。解：N13，2 4133（0011）2 DCBA使画图由以上状态图看出原设计可以满足十三进制要求，且可自启动。7 试用T1161中规模计数器设计一个进位预置型10进制计数器。解：设计电路如下：8 用T4195中规模移存器设计一个8进制扭环形计数器。（初态为0000）。解：设计电路如下：9解：状态方程：Q= CPQ= CPCP=QQ= CPCP= QQ= QQCPCP= Q= CP.状态转换图逻辑功能：可用该电路