音频频率数字扫频仪

1、C2000参赛项目报告（命题组）题 目： 基于TMS320F2808的音频频率数字扫频仪 学 校： 云南大学 指导教师： 基于TMS320F2808的音频频率数字扫频仪摘 要：本数字扫频仪采用TMS320F2808DSP芯片作为核心器件，实现了命题中的全部技术指标。本设计在不使用DAC与DDS芯片的情况下，根据DDS芯片的原理利用F2808芯片在软件上实现了DDS的功能，产生了步进小于1.5Hz的扫频信号。带阻网络采用Sallen-Key有源滤波器结构，使陷波中心频率的衰减大于10dB(以10KHz为基准)。为了充分发挥F2808的软件资源，本设计未使用硬件峰值检波电路而是直接对带阻网络输出信

2、号进行高速采样，实现了对幅频特性的精确测量。在显示模块中，按照约定的协议令F2808的SCI和PC进行通信，在PC端利用Labview软件开发了友好的显示界面，可方便对被测带阻网络的幅频特性信息进行处理、显示、存储和波形的打印输出。系统测试结果表明本设计方案是可行的、精确的。此外，本论文详述了均衡算法，计算出了算法中的关键参数并对算法的实时运算量进行了分析。关键词： 音频频率 数字扫频仪 DSP 均衡算法 实时处理Digital tester for audio frequency response characteristic based on TMS320F2808Huangji

3、ngchang，Mushujuan，zhaojinli(School of Information Science and Engineering,Yunnan University)Abstract：A simple digital frequency response characteristic tester is developed with TMS320F2808 DSP chip in our design, we have realized all of technical specifications. Without using DAC and DDS chip, we ha

4、ve achieved the function of DDS by means of F2808s software resources. According to the principle of DDS, we get the audio frequency signal whose increment is less than 1.5Hz. Sallen-key structure is adopted as band-stop network, it makes frequency response characteristic attenuates greater than 10d

5、- B(with 10KHZ as the standard) at notch center frequency. In order to reduce cost and not to use hardware peak amplitude detector circuit, we sample the output signal of bandstop structure in a high speed sampling rate, and finally get the amplitude-frequency characteristics accurately. In display

6、module, F2808 communicates with PC in centain protocol , and at the PC-side Labview is used to develop a friendly interface, which is convenient to process and save data, display graph, as well as print out amplitude-frequency graph of band-stop network. Systems test shows that our design is feasibl

7、e and accurate. Besides, the paper details equalization-algorithm, calculates key parameters of the algorithm, do a real-time computation analysis and make a equalizer based on this algorithm.Key words:Digital response characteristic tester, audio frequency, DSP, equalization algorithm,real-time pro

8、cessing目 录1.引言12.扫频系统指标13.扫频系统方案13.1扫频仪原理13.2扫频信号的产生23.2本系统介绍33.3扫频仪算法及数据处理34.扫频系统硬件设计54.1低通滤波电路64.2 DSP最小系统64.3通讯模块74.4电源管理模块75.扫频系统软件设计85.1软件总体框图85.2初始化模块85.3中断模块95.4扫频信号的产生模块95.5 幅频特性测试模块105.6 SCI通信模块106.均衡系统算法设计126.1均衡算法设计126.2均衡算法运算量分析157.系统关键设计与创新178.评测与结论188.1评测188.2结论209.参考文献2110.附录2110.1实物照

9、片2110.2扫频仪显示界面2310.3现场测试图片231. 引言频率特性是一个网络性能最直观的反映。扫频仪也称频率特性测试仪，用于测量网络的幅频特性和相频特性，它可根据频率特性的测量原理进行设计制作，是一种快速、简便、实时、动态、多参数、直观的测量仪器，可广泛应用于电子工程等领域。由于模拟式扫频仪价格昂贵，不能对测得的数据进行处理，更不能打印网络的频率响应曲线，给使用带来诸多不便。为此，设计数字式扫频仪极具现实意义。TI公司的DSP以其运行速度快，运算精度高，动态范围宽等诸多特点风靡于世，受到广大电子工程师的青睐，成为了电子设备中首选的核心器件。本团队的设计基于TMS320F2808DSP平

10、台，完成了扫频仪的设计、制作及测试。2. 扫频系统指标本设计完成了题目中提出的所有要求，并在此基础上进行了扩展。本设计不仅实现了扫频信号的产生、带阻网络的设计、幅频特性的测试和显示，还可以存储测试数据、打印幅频特性曲线。现将题目的要求指标和本设计所达到的各项指标在表1中进行比较。表 1 各项指标对照表基本点要求要求指标本设计达到指标扫频信号源扫频信号范围2020KHz1920.86KHz扫频步进<10Hz1.5Hz输出信号幅度03V0.85V输出电阻600W600W带阻网络最大衰减10dB18dB幅频特性测试输入电阻600W600W幅频特性误差3.51%幅频特性显示显示方式PC或示波器显

11、示PC显示注：1、表1中的幅频特性误差是以国泰电子数字扫频仪SA1005A的测量结果为基准的；2、 本设计采用TMS320F2808作为处理器，采用OPA2354作为运算放大器，采用TPS73hd318作为电源管理芯片，未使用外部ADC、DAC及DDS芯片，使用的器件均符合器件要求。3. 扫频系统方案3.1扫频仪原理现在较常用的数字扫频仪的设计方主要有以下两种方案。方案一：设计一个信号发生器，产生幅度恒定的扫频信号，并把产生的正弦信号作为激励加到被测网络上，然后在网络输出端测出不同频率下的信号幅值，将所测得的幅值与信号源的幅值相除，便得到了幅频特性。该方法是手工方法的数字化，其要点是需产生扫频

12、信号，并测得带阻网络输出端不同频率下信号的幅值。方案二：与方案一类似，但是不直接测出不同频率下信号的幅值，而是分别对带阻网络的输入、输出信号做FFT变换接着将对应频率成分处的幅值相除。该方案的要点是对输入、输出信号做精确的FFT变换。方案一简单直观，物理概念清晰，性能稳定，而方案二的计算量较大，故本设计采用方案一。3.2扫频信号的产生方案一：直接频率合成。它是最早的频率方法，是使基准信号通过脉冲形成电路来产生具有丰富谐波的窄脉冲，随后通过混频、分频、倍频、滤波等步骤，进行频率变换与组合，以产生我们需要的大量离散频率。直接频率合成能实现快速频率变换、几乎任意高的频率分辨率、低相位噪声以及所有方法

13、中最高的工作频率。但是直接频率合成技术需要较多的硬件设备，不仅增大了频率合成器的体积和重量，而且输出的谐波、噪声及寄生频率都难以抑制。这种方法已不再多用。也不适合测试仪器集成化、数字化，小型化、低功耗的发展趋势，因此本系统不采用这种方法。方案二：锁相环路合成。锁相频率合成是应用锁相环路（PLL）的频率合成方法，常称为间接频率合成，主要由锁相环路和压控振荡器组成。压控振荡器的输出信号与基准信号的谐波在鉴相器里进行相位比较，当振荡频率调整到接近于基准信号的某次谐波频率时，环路就能自动地把振荡频率锁到这个谐波频率上。这种频率合成器的最大优点是简单，指标也可以做得较高。但是，由于它是利用基准信号的谐波

14、频率作为参考频率，故要求压控振荡器的精度必须在±0.5内，如超出这个范围就会错误锁定在邻近的谐波上，因而造成选择频道困难。且对调谐机构性能要求较高，并且倍频次数越多，分辨力就越差，因此，这种方法提供的频道数是有限的。这与本系统要求的扫频信号源的指标相去甚远。因此，也不能采用这种方案来实现。方案三：数字锁相法。数字式频率合成器是锁存式频率合成器的一种特例，其区别在于锁相环路中插入一个可变分频器。这种频率合成器采用了数字控制的部件，压控振荡器的输出信号在与基准信号进行相位比较之前先进行N次分频，压控振荡器的输出频率由分频比N来决定，当环路锁定时，压控振荡器的输出频率与基准频率的关系是，从

15、这个关系式看出，数字式频率合成器是一种数字控制的锁相压控振荡器，其输出频率是基准频率的整数倍，通过控制逻辑来改变分频比N，压控振荡器的输出频率将被控制在不同的频道上。但是该方法的频率转换时间较长，并且很难达到较小的频率间隔，所以本系统也不准备采用这种方法来实现扫频信号源。方案四：直接数字频率合成。直接数字频率合成技术即DDS(Direct Digital Frequency Synthesizer)，是近年来随着数字集成电路和微电子技术的发展而迅速发展起来的第三代频率合成技术。它的基本原理就是将波形数据先存储，然后在频率数据和基准脉冲的作用下通过相位累加器从存储器中读出波形数据，经数模转换后再

16、滤波输出。DDS技术具有频率转换时间短、频率稳定度高、相位噪声低、相位分辨率高、输出相位连续、易于集成、具有任意波形的输出能力及数字调制功能等突出优点。而且具有体积小，功耗低的特点，能够很好的适应本系统的要求，因此采用DDS技术对信号源电路进行设计是一种较为合适的方法。在本题目中虽然不允许使用DDS芯片，但是可以根据DDS的原理，利用F2808的软件资源在软件上实现DDS的功能。3.2本系统介绍由于不得使用外部DAC和DDS芯片且TMS320F2808不具有DA功能，本设计先利用2808内部的PWM发生器和信号调理1电路(低通滤波电路)模拟了DAC芯片的功能，进而利用该模拟DA和2808的软件

17、资源设计了简易的DDS发生器,实现了幅度恒定的扫频信号的产生。带阻网络采用Sallen-Key结构，陷波中心频率为1080Hz ，Q值为1.613，最大衰减为18db(参考10kHz)。信号调理2电路由低通滤波电路组成，它可实现抗混叠的作用。因为扫频信号的幅度是恒定的，所以当DSP测得信号调理2电路的输出信号的幅度后，即可获得带阻网络的幅频特性。DSP按照约定的协议令SCI单元与PC通信，将幅频特性的测试结果发送给PC，PC则利用Labview实现了幅频特性信息的处理、显示、保存、打印输出。本设计是以设计尽量简单，测量精度尽量高为目标，在尽量发挥DSP软件资源的驱动下完成的，总体框图如图3.1

18、所示。图3.1 总体框图3.3扫频仪算法及数据处理（1）直接数字频率合成（DDS）技术图3.2 DDS基本原理图3.2是DDS的基本原理图，相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs，加法器将频率控制字k与累加寄存器输出的累加相位数据相加。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字k相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就

19、是DDS输出的信号频率。波形存储表存储了一个完整周期的正弦波的数字幅度信息，每个查找表的地址对应正弦波中范围内的一个相位点。用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址，这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出，完成相位到幅值的转换。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成模拟量形式的信号。在频率的设置与电路的调节中, K被称为频率控制字，也叫相位增量。即每个K值就对应一个正弦波的频率。在DDS中输出信号的频率为 （31）其中，为输出信号的频率，为时钟频率，N为相位累加器的字长。当K=1时，得到DDS输出信号的最小频率

20、（频率分辨率） （32）DDS输出信号的最大频率取决于N和Nyquist采样定理，其为 （33）由此可知，K的最大值为2N-1。因此只要N足够大，DDS可以得到很细的频率间隔。因此，若要改变输出信号的频率只要改变频率控制字K即可。 各模块的作用如下：a) 累加器：累加器是由一个寄存器和一个加法器级联构成的，每来一个时钟脉冲，加法器就将频率控制字K与寄存器输出的累加相位值相加，得到的值就作为查询正弦表的地址，每经过2N/K个时钟周期后，就遍历了一次正弦表，也就是输出了一个周期的正弦波，输出的正弦波的频率为=*K/。b) 波形存储器：波形存储器存储了一个完整周期的正弦波的离散幅值，在DSP的ROM

21、中固化了一个512点的正弦表。虽然我们的N值远远大于512，但是在N很大时相邻采样点的幅值相差不大，因此为了节省存储空间，我们就利用ROM中固化的正弦表作为波形存储器，当查询正弦表的地址在ROM中不存在时，我们就取ROM中与该地址最近的一个存储幅值作为输出。c) D/A转换器：D/A转换器就是实现数模转换的过程，在实验中是用PWM波发生器来实现的，每一个查表输出后的幅值对应一个周期相同但是占空比不同的PWM波。d) 低通滤波器（LPF）：通过对D/A输出的阶梯波进行频谱分析，发现输出频率除外，还有分布在、2两边±处的非谐波分量，其幅值包络为辛格函数。因此，为了取出，必须在D/A转换器

22、的输出端接截止频率为/2的低通滤波器。本软件DDS的低通滤波器由信号调理1电路来完成。本作品构建的软件DDS框图如下所示：图3.3 软件DDS框图4. 扫频系统硬件设计系统硬件部分由以下四部分组成：DSP最小系统、低通滤波电路、带阻网络电路、抗混叠滤波电路、通讯模块和电源管理模块，下面分别介绍。4.1低通滤波电路 图4.1 低通滤波电路（信号调理1） 如图4.1所示，低通滤波器采用Sallen-Key有源低通滤波器结构，该结构的滤波器有性能稳定，增益容易调节，输入阻抗高，输出阻抗低的特点。为了保证在带阻网络的输入端获得2020KHz的正弦信号，本低通滤波器的3dB截止频率设为23KHz。有源低

23、通滤波电路的运算放大器采用TI的OPA2354，其采用单双电源供电，电源电压范围为2.55.5V,带宽为250M,可适用于各种高性能的有源滤波器。信号调理2中的抗混叠滤波器亦是采用Sallen-Key结构，不同的是其3dB截止频率设为500KHz(采样率的一半)。4.2 DSP最小系统 本最小系统主要包括TMS320F2808、时钟电路、复位电路、JTAG口等。信号处理模块以DSP芯片TMS320F2808为核心。TMS320F2808含有丰富的片上外设资源，如ADC、PIE、看门狗、SCI、SPI等。本系统未使用F2808片上看门狗和SPI模块，而只使用了其片上ePWM、ADC、PIE、GP

24、IO及SCI等模块，无需外扩ROM。系统中，F2808协调着整个系统各模块的有序工作及承担着信号处理的任务。F2808的另一个特点就是有16路12 位的ADC，及6路高精度的PWM (HRPWM)，此ePWM可用于模拟高精度的D/A，此特点是完成本设计的关键。最小系统时钟电路如图4.2所示。图4.2 时钟发生电路复位电路采用简单的电源上电复位电路。JTAG口方便程序的调试和烧写。4.3通讯模块通讯模块接至F2808的SCI单元，通过9芯标准RS-232口与其它系统进行串行通讯。选用F2808片上SCIA作为串行通讯口，选用MAX3232作为串口通讯信号电平转换模块的主要器件，其波特率最高可达2

25、50Kbit/s。串行通讯部分硬件连接图如图4.3所示。图 4.3 通讯部分硬件连接图4.4电源管理模块本描频仪根据题目建议采用单电源供电，为了突出便携式设备的特点,采用了USB接口为系统提供+5V的电源。电源的管理主要由芯片TPS73HD318完成，其有两个电压调节阀，分别输出3.3V和1.8V的电压,这正好为F2808的内核和外核供电。TPS70302与TPS73HD318功能类似，只不过它的两个电压调节阀的输出电压是可在1.225.5V之间调节的，因为TPS70302的外围电路较为复杂，且本系统只需3.3V和1.8V两个固定电压,故采用TPS73HD318来管理电源。系统供电电路总体框图

26、如图4.4所示。图4.4 系统总体供电框图5. 扫频系统软件设计5.1软件总体框图 系统软件采用的模块化设计方案，将完成特定功能的每个模块各写成一个子程序，由主程序统一调用。系统软件包含的主要模块有：初始化模块，主程序监控模块、中断模块。其中，主程序监控模块包括：扫频信号产生模块、幅频特性测试模块、SCI通信模块。中断模块又包括ePWM中断、ADC中断。软件的系统结构框图如下图所示。 图5.1 软件总体框图5.2初始化模块 初始化模块主要是进行2808芯片、全局变量的初始化操作。主要包括ePWM、SCI、ADC、GPIO、PIE等各个模块的初始化。在该系统中将2808的CPU时钟频率配置成为1

27、00MHz,禁止看门狗模块，并且配置外设高速时钟为系统时钟的2分频，外设低速时钟为系统时钟的4分频，开启ePWM、SCI、ADC时钟。在ePWM模块的初始化时令该模块的时钟频率与系统的时钟频率相等，配置周期寄存器和时基计数器的计数形式（可逆计数）、将时基计数寄存器TBCTR清零（启动计数），并启用指定引脚上的内部上拉电阻，将GPIO0配置为ePWM的输出引脚，关闭其他不用的引脚。SCI的初始化也就是引脚的初始化，配置复用寄存器GPAMUX2，将GPIO29、GPIO28分别配置为SCI-A的发送和接收引脚。在ADC的初始化时应注意ADC的上电次序，当ref和bandgap电路上电5ms后为主模

28、块上电，当主模块上电20us后再配置与ADC相关的寄存器,此类寄存器的配置主要涉及采样频率、通道选取、通道个数等。GPIO的初始化包括InitePWMGpio,IniteADCGpio和InitSCIGpio。PIE初始化时首先要清除12组外设中断寄存器和外设中断标志寄存器，接着初始化中断向量表并使能PIE中断。5.3中断模块 中断模块只含有ePWM中断、ADC中断和SCI中断。在ePWM中断中，每次进入该中断就改变一次PWM波的脉宽并清除中断标志位。ADC中断与SCI中断均采用读中断标志位来处理，在幅频特性测试时，程序读取ADC中断标志位，取结果寄存器中的值并且与上次的采样值比较，保存较大的

29、一个，当完成整个周期波形的采样后，查询SCI中断标志位，在SCI中断标志位被置位时发送此时的频率及最大的采样值。一般应用中，如果任务比较简单，且对将要发生的事件可预见，则要求尽量少用中断模式。5.4扫频信号的产生模块由3.6章阐述的DDS原理可知,DDS主要包括四个部分:相位累加器、波形存储器、D/A转换器及低通滤波器。相位累加器可以由一条加法语句来实现，波形存储器可采用ROM中固化的正弦表，低通滤波电路用信号调理1实现。因此，为了产生扫频信号，我们只需模拟一个D/A转换器即可。由DAC的构造原理可知，脉宽改变的PWM波与低通滤波器级联可模拟DAC的功能。所以，扫频信号产生的关键就在于将查表所

30、得的值映射成脉宽可变的PWM波。为了产生脉宽可变的PWM波，我们用到ePWM模块中的时基（TB）子模块、计数器比较器（CC）子模块、动作限定（AQ）子模块。当TB Counter（时基计数器）的值等于CMPA（比较寄存器）的值时，若程序处于递增计数模式，则强制ePWM1A输出低电平。若程序处于递减计数模式，则强制ePWM1A输出高电平。这样高低电平交替出现，只要根据查表所得的值改变CMPA，就可得到周期固定但是占空比不同的PWM波。在硬件DDS中，当遍历一次正弦表时就输出一个完整周期的正弦波，同理，在本软件DDS中，令PWM波的脉宽随遍历一次正弦表所得的值而改变后再经过低通滤波器，亦可得到一完

31、整周期的正弦波。若进入低通滤波器的PWM波的个数（该个数为，K为频率控制字）改变，则最终得到的正统波的频率随之改变。图5.2 可逆计数模式下PWM波脉宽改变原理图CMPA寄存器的值是在中断的过程中改变的，即PWM波的脉冲宽度的改变是在中断内完成的，该中断子程序中有两个参数A和J，其中A控制频率的大小，从20Hz变化到20KHz,J控制各种频率（比如20Hz）的正弦波中所含有的PWM波的个数。因此，本中断是个二重循环的服务程序，具体程序流程图如下所示。图5.3 PWM波脉宽改变流程图5.5 幅频特性测试模块本作品产生的扫频信号的幅度是恒定的，因此为了测得带阻网络的幅频特性曲线，我们只需测出带阻输

32、出端各种频率信号的幅值。在各种频率信号的测试中，本作品利用前后台编程的思想：后台（即中断程序）产生扫频信号，并通过置位全局变量的方式通知前台程序（即主程序）当前带阻网络输出端的频率，主程序在得到该通知后先保存频率值，接着启动AD采样，最后将频率值与采样所得的幅值一起发送给下位机。为了充分利用DSP的软件资源，降低硬件成本，我们不采用峰值检波电路，而是利用较高的采样率通过多次采样求最大值来测量带阻网络输出端各种频率下信号的峰值。在幅频特性测试模块采样率设置为1MHz，采用级联方式进行连续采样，转换通道设为ADCINA0，用软件触发的方式启动AD转换。5.6 SCI通信模块 SCI通信模块由上位机

33、通信程序和下位机通信程序组成，下面分别介绍。(1)上位机通信程序设计在上位机软件设计中，采用Labview实现DSP与PC的SCI通信。考虑到软件的实用性和开 放性 ，采用VISA(Virtual Instrument Software Architecture)接口模块进行编程。VISA 是应用于仪器编程的标准 I/O 应用程序接口，是工业界通用的仪器驱动器标准应用程序接口(API)，采用面向对象编程，具有很好的兼容性、扩展性和独立性。当外部设备变更时，只需要更换几个程序模块即可，方便，高效。其软件设计流程图如图5.4所示。 图5.4 上位机软件流程图 图5.5 下位机软件流程图 现在流行的

34、高级数字仪器都有数据存储、波形打印的功能，能不能在上位机中构建此类功能呢?Labview的开发环境同Windows是一致的，在它的File菜单下提供Print Window功能，可把前面版上的所有对象都打印出来。既然Labview已提供了打印窗口的功能，我们只需把要输出打印的对象单独放到一个窗口中，然后打印此窗口，不就把对象单独打印出来了吗？基于这种思想，我们可以设计一个子程序，子程序的前面版中只有一个对象，那就是要输出打印的波形显示对象。在主程序中把数据传送给子程序中的对象，让子程序在运行完毕后自动打印窗口，这样就通过编程控制了对象的打印输出。数据存储功能则相对简单，在Labview中有文件

35、I/O功能，因此，只需通过将需要存储的数据(2)下位机通信程序设计下位机通信程序设计流程如图5.5所示。在实验中由上位机发送一个控制命令触发DSP运行，当DSP接收到命令时就启动ePWM模块和A/D转换模块。在SCI初始化时将串口通信的帧格式配置为：8位数据位，1位停止位，无奇偶校验位，波特率为9600。在异步通信的方式下，通信双方无同步时钟，为了提高数据通信的准确率，信息的传送以 1个字符数据为单位，开头与结尾均有特别的位码供接收方识别。在实际应用中，有大量的数据需要传送，每个数据又包括多个字节。因此，在这种情况下，上位机需要对每一个数据进行拆分、打包，把变量标识和数据值组合成一个完整的数据

36、帧，然后通过串口依次发送打包后的数据帧。本系统所采用的数据帧的格式如下： 图5.6 数据帧结构6. 均衡系统算法设计6.1均衡算法设计为了设计针对特定带阻网络的幅频均衡算法，首先要得到带阻网络的幅频特性，其次根据带阻网络与均衡器二者幅频均衡的要求(互逆关系),推导出均衡器的系统传输函数。接着遵循滤波器的设计方法，设计出满足均衡器传输函数的滤波器（简单而言，均衡器便是滤波器）。目前，均衡算法的设计都是依据上述思路进行的。其具体实现方法主要有解析法和描点法两种。在解析法中需要先准确求出带阻网络的传输函数，然后根据冲激不变法，为采样周期 (6-1)把转换为。接着根据求得其逆函数， (6-2)此逆函数

37、即为均衡器的传输函数。但是在实际计算中存在如下问题：、对于阶数较高的带阻网络，直接求过于复杂，难以推导。、由于元器件特征参数的实际值与标称值均有偏差，所示不能采用由标称值计算所得的系统传输函数来表示实际电路的传输函数。综上两点可知:在实际应用中很难准确推导出带阻网络的传输函数，因此直接求的方法不宜取。在本设计中我们采用的是描点法。描点法：首先利用数字扫频仪描绘带阻网络的幅频特性曲线，其次取出幅频特性曲线上各点的坐标，接着根据上一步得到的结果计算出均衡器幅频特性包络上各点的坐标，最后采用Matlab软件算出均衡器的传输函数。基本部分带阻网络的幅频特性曲线如下图所示,图6.1 带阻网络的幅频特性曲

38、线根据均衡关系得到的均衡器的幅频特性曲线如下图所示,图6.2 理想的均衡器的幅频特性曲线得到均衡器幅频特性的包络信息后，我们便可以进行均衡器的设计。在均衡器设计中为了提高滤波效应并减小阶数，我们选用IIR滤波器。设均衡滤波器的传输函数的形式为 (6-3)上式对应的时域方程是 (6-4)一般地，IIR滤波器取，其中值便是滤波器的阶数。在MATLAB中，fdesign()是滤波器的设计函数，当输入滤波器阶数和由均衡关系计算出的均衡器传输函数的包络信息时即可计算出。至此我们便得到了均衡器的传输函数。由MATLAB设计出的滤波器、由均衡关系得的理想滤波器二者的幅频特性曲线如下图所示,图6.3 理想的均

39、衡器与本作品设计的均衡器的幅频特性曲线比较图6.4 陷波中心频率附近的幅频特性曲线比较在关键参数计算中,由经验公式可计算出滤波器阶数的粗略值，但是计算过程过于复杂且有较大偏差，因此，本设计采用穷极法来获取滤波器的阶数。即在计算中先代入一个适中的阶数，观察均衡器与带阻网络的均衡程度，经过几次计算后便可得到一个使（题目中的符号）到在20-20KHz频率范围内的通带起伏不大于±1.5dB的滤波器的阶数。在本设计中,当滤波数阶数为16时,通频带内的起伏为-1.700.48dB；当滤波器的阶数为18时，计算结果不收敛，无效。而滤波器的阶数为20时,通频带内的起伏为-1.3900.832dB，此

40、时满足题目要求。所以，本设计中滤波器的阶数为20。所得其余关键参数如下：b0b1b2b3b4b5b6b7b8b9b10-1.0457.610-24.30944.269-49.39532.321-7.667-6.7658.347-4.7331.766b11b12b13b14b15b16b17b18b19b20-0.5010.130-0.0350.008-0.001-2.9e-54.4e-5-8e-6-6.7e-7-2.3e-8a0a1a2a3a4a5a6a7a8a9a101-7.40224.115-45.03252.125-36.65111.9963.630-6.4913.7461.283a11

41、a12a3a14a15a16a17a18a19a20K0.283-0.0400.0032.5e-5-4.1e-55.9e-6-4.9e-72.6e-8-8.4e-101.2e-1116.2均衡算法运算量分析采用TMS320F2808DSP芯片来实现均衡算法，在程序上需要完成三个任务：采样、均衡滤波、D/A输出。考虑到A/D转换需要一定的转换时间，如果等待转换完成再进行滤波那么就会浪费时间降低效率，因此，我们采用先启动采样转换，然后对上次采样结果进行滤波处理，并D/A输出。由于A/D转换时间明显小于滤波处理时间，所以滤波之后可以直接读取此次转换的结果作为下次滤波的输入。这样一来，每次滤波都是对上

42、次的采样结果进行的，滤波完成之后再取出本次采样的结果。本系统采用20阶巴特沃斯型IIR数字滤波器，为了提高编程效率，把20阶滤波器分成10个二阶节来处理。利用MATLAB计算各二阶节子系统传输函数的系数。具体原理如下如下：(1)在6.1节均衡算法设计中，我们得到滤波器系统传输函数。(6-5) (2)将系统传输函数分解为6个二阶函数乘积的形式，即10个二阶节级联。 (6-6) (3)滤波的时候把前一个二阶节的输出作为后一个二阶节的输入，并保存中间变量，以供下次滤波使用。这样完成10次二阶节处理过程就实现了对一个输入数据的滤波处理。二阶节处理函数和滤波器的处理函数如下图所示：图6.5二阶节数据处理

43、流程均衡算发函数的总体流程图如下图所示：图6.6 均衡算法处理流程 由式(6-5)可知,若采用传统系统传输函数的方式进行均衡滤波需要461次乘加运算,而采用二阶节级联的方式进行均衡滤波只需要进行119次乘加运算。所以经过运算优化后，本均衡算法的运算量是119次乘加运算。音频的最高频率是20KHz。因此，在对音频信号进行处理时，其采样率必须高于40KHz。C2000能否对音频信号进行实时处理关键在于C2000能否在内完成采样、滤波、DA输出等各项操作。虽然F2808未自带DA,但是我们可能通过ePWM模块和低通滤波电路来模拟DA输出。我们有两条依据能说明C2000可以实时处理本论文中提出的均衡算

44、法。（1） 当按40KHz进行采样时，DSP有25us的时间用于完成全部操作。因为在A/D采样结束后DSP并未处在等待转换结果的状态，而是在对上次采样结果进行滤波处理，所以A/D的转换的时间并未浪费，此项时间与滤波时间重叠了，即在计算时只需计算滤波时间即可。D/A操作是采用ePWM模块产生的PWM波进行的，通过设置周期寄存器完成每次转换只需要5us的时间，因此还有20us的时间分配给滤波操作。在运算量分析时我们可知本均衡滤波只需要119次乘加运算，每次乘加运算历时一个时钟周期，则完成滤波操作只需要1.19us。由此可知，在40K采样率时，我们可以轻松地完成均衡算法。为了提高滤波效果，我们完全可

45、以采用更高的采样率进行均衡滤波。（2） 在09年全国大学生电子设计竞赛中我们用ARM7实现了此算法，并获得了全国二等奖的好成绩。由于ARM7的速度只有80MHz，而2808有100MHz，因此我们完全相信2808可以实时处理该算法。我们也运用该算法设计并制作了一个基于2808的均衡器，但由于时间原因，还没有完全实现。7. 系统关键设计与创新本设计的的关键点有四个。一、本系统方案设计充分考虑了成本问题，尽力降低成本提高性价比。例如，在幅频特性测试模块中，本可以先采用峰值检波电路对带阻输出端的信号进行峰值检波再由DSP对峰值检波后的包络进行A/D采样（在采样率较低时即可实现精确测量），由此来获得幅

46、频特性曲线。但是采用峰值检波电路即增加了成本，为了降低成本完全可以利用DSP直接对带阻输出端的信号进行高速采样，通过多次采样取最大值的方式来获取各个频率点的峰值，以此来获得幅频特性曲线。在本设计中，充分利用了DSP的软件资源，能由软件实现的功能就由DSP的软件资源实现，减少了许多硬件模块，大大降低了硬件成本。二、根据DDS的原理利用DSP软件资源构建了一个软件DDS，实现了扫频信号的产生；三、协调好DSP与PC的通信机制，使PC的显示端能够实时接收、显示、刷新幅频特性曲线，并能将幅频特性信息保存、打印输出。本系统的创新点正是在充分考虑系统设计中的关键而实现的，具体如下：1、利用硬件软化的思想，

47、用F2808的软件资源实现了DDS（Direct Digital Synthesis）芯片的功能，产生了所需频率范围内的扫频信号，充分展示了DSP的强大功能，大大降低了扫频仪的成本； 2、利用虚拟仪器的思想，令F2808的SCI单元与PC通信将幅频特性曲线传送给PC，实现了扫频仪的数字化，可方便对测得的幅频特性信息进行处理、显示、存储和波形的打印输出。该显示模块具有很好的兼容性、扩展性和独立性，是一个高效的数字仪器平台。3、设计了一个F2808的最小开发板，该开发板上合理布置了DSP系统所需的必要资源，既可应用于扫频仪的制作也可用于均衡器的制作，提高了资源的利用率，为在F2808上实现均衡算法

48、并制作均衡器提供了可能。8. 评测与结论8.1评测在本作品中，扫频信号的步进、带阻网络的最大衰减、幅频特性的测试、显示等模块性能的好坏最终都反映在扫频仪扫频时的精度上。在系统评测中，本设计选用国泰电子的SA1005A数字扫频仪作为参考标准，其可完成额定频率范围内任意频率段的频率扫描功能，扫频输出大于0.5Vrms，频率误差小于50ppm。假设SA1005A在频率为处测得的增益为A0,本作品在该频率点处测得的增益为A1,则测量相对误差由下式得出：在本作品中产生的扫频信号源的步进小于1.5 Hz，则在2020KHz的音频范围内，共有13320个频率点，然而，在通常PC的显示屏上最多只能显示1280

49、个点，因此我们在显示频率特性时没有办法显示13320个。此外，根据人体视觉分辨率不高的特点，我们也没有必要对音频范围内的各个频率点的帧频特性进行处理。虽然本作品产生的扫频信号源的步进是1.5Hz，但是基于以上两点的考虑，本作品在幅频特性的测试、显示时采取的是类似对数扫频的方法，即在低频时测试的点多，在高频时测试的点少，待遍历整个音频频段后，再对所有测试点进行插值并描述出整条幅频特性曲线。由此可知，本作品测得的幅频特性的最大误差可能出在两个频段，一是大于5KHz的音频高频段（此时测试的点数较少），二是陷波的中心频率附近（此时衰减较大亦可能产生较大误差）。因此，本论文着重对这两个频段进行评测，因为

50、其它频段的误差是一定小于此二频段的。测量结果如表2所示。表2 扫频仪幅频特性测试误差表（Hz）A1（dB）A0(dB)(%)陷波中心频率6002.1912.1920.046 6501.4761.4760.000 7000.3910.3900.256 750-0.28-0.281-0.356 800-1.919-1.920-0.052 850-2.698-2.699-0.037 900-5.199-5.200-0.019 950-7.092-7.0920.000 1000-14.437-14.347-1.078 1050-16.438-16.439-0.010 1100-10.259-10.260-0.012 1150-6.544-6.5440.000 1200-3.695-3.698-