SiO2O2添加物对Nb掺杂CaCu3Ti4O12陶瓷介电性能的影响行为研究

1、 NANCHANG UNIVERSIO2TY 学 士 学 位 论 文THESIO2S OF BACHELOR（2006 2010 年）题 目：SiO2O2添加物对Nb掺杂CaCu3Ti4O12陶瓷介电性能的影响行为研究 学 院： 材料科学与工程学院 专 业： 材料科学与工程 班 级： 材料065班 姓 名： xxx 学 号： 5702106074 指导教师： 杜国平 填表日期： 2010 年 3 月 6 目录摘 要IAbstractII1、引言11.1选题的依据及意义11.2国内外研究现状21.3 发展趋势41.4 研究目的51.5 本实验研究内容52.实验部分52.1实验设计及样品制备52.

2、1.1.实验工艺流程52.2 试样的性能检测72.2.1 试样烧结尺寸变化及其收缩率72.2.2 CCTO粉末及CCTO-SiO2O2试样的XRD分析72.2.3室温下对CCTO-SiO2O2试样的介电频率谱和阻抗谱的测定72.2.4. 试样I-V特性的测试83、 实验结果与讨论83.1 CCTO-SiO2O2试样烧结收缩率的分析83.2 XRD图谱结果的分析与讨论93.3 SiO2掺量对CCTO陶瓷介电性能的影响103.4不同SiO2掺量下各个试样介电常数和介电损耗的频率特性123.5阻抗特性143.6 试样的I-V特性164结 论17参考文献（References）:17致谢20SiO2添

3、加物对Nb掺杂CaCu3Ti4O12陶瓷介电性能的影响行为研究专 业：材料科学与工程 学 号：5702106074 学生姓名：张小强 指导教师：杜国平摘 要CaCu3Ti4O12 (CCTO)在常温时具有超高的巨介电常数高达104。并且在200K至600K的温度范围介电常数恒定。本实验通过固相反应法分别合成CaCu3Ti3.8O12 Nb0.2 (Nb添加的CCTO)和用SiO2掺杂的CCTNO，经XRD分析物相结构，测定其为高纯度的SiO2添加的CCTNO。测试纯CCTO和掺SiO2后的CCTNO样品介电常数、介电损耗随频率的变化,研究其介电性能变化规律和机理，测试样品的介电损耗和掺杂量的关

4、系，并分析了对其介电性能的影响，以确定其是否具有巨介电性能。实验结果发现，在1080条件下两次烧结10h-15h，可得到纯相的SiO2添加的CCTNO。频率和掺杂量对CCTO的介电性能都有较大的影响。加入SiO2的CCTNO复合陶瓷电导率随温度升高而降低，介电常数随频率增加而降低，介电损耗随频率和掺杂量的增加有规律的变化，阻抗曲线有一定的起伏。关键词：CaCu3Ti4O12；SiO2；介电常数；介电损耗；XRD；导电率19Si additives on Nb-doped CCTO Dielectric Properties of BehaviorAbstractCaCu3Ti4O12 (CCT

5、O) have a high dielectric constant up to 104 giant at room temperature. From 200K to 600K the dielectric constant stable. The experiment by solid state reaction method were synthe SiO2 add CaCu3Ti3.8 Nb0.2O12 Nb0.2 and the use of SiO2 doped CCTNO, Phase structure by XRD analysis to determinehigh-pur

6、ity SiO2 added CCTNO. Testing of pure and doped CCTO samples CCTNO after SiO2 dielectric constant, dielectric loss and the frequency changes, to study the variation of dielectric properties and mechanism of the test sample volume of dielectric loss and the relationship between doping and analysis of

7、 its dielectric properties to determine whether the giant dielectric properties. The results show that in 1080 sintering under the conditions of two 10h-15h, pure phase of SiO2 obtained added CCTNO. Frequency and doping on the dielectric properties of CCTO has a greater impact. The CCTNO adding SiO2

8、 composite ceramics decreased with increasing temperature conductivity, dielectric constant decreases with increasing frequency, dielectric loss versus frequency and the increase of doping rule change, impedance curves have some ups and downs.Key words：CaCu3Ti4O12；SiO2；dielectric constant；dielectric

9、 loss；XRD1、引言1.1选题的依据及意义随着电子器件小型化、高储能化的快速发展,寻找和开发高介电常数的电子材料已成为介电材料研究领域的一大热点,而CCTO陶瓷材料则凭借反常的巨介电常数受到众多研究学者的关注 。该材料不仅具有极高的介电常数(104 105 ) ,而且在室温附近相当宽的温度范围内具有良好的热稳定性。同时, CCTO还显示出强烈的非线性特征 。因此CCTO陶瓷材料具有非常广阔的应用前景。近年来,很多学者对CCTO陶瓷具有高介电常数的内在机制进行了广泛的研究。Cohen1 等认为是由晶界及不理想结构造成了CCTO的巨介电性能。Adams2等则认为CCTO巨介电性能是由于晶体内

10、部阻挡层结构( IBLC)所造成的,这种理论也得到了大学者的认同。同时,很多研究者也试图通过掺杂的方法来进一步改善CCTO陶瓷的介电性能 。在文献报导的研究工作中, Zr4 + 、Nb5 + 、La3 + 、Al3 +及SiO2、Cr2O3 分别用来对CCTO陶瓷进行掺杂来改善其介电性能,大多结果表明,在维持高的介电常数的同时,介电损耗有所降低,由此可知, CCTO陶瓷的综合介电性能可以通过掺杂等工艺得到一定的改善。本研究组通过CCTO与ZnNb2O6 及Nb2O5 之间的固相反应引入一定的掺杂物,发现CCTO陶瓷的介电损耗得到一定程度的降低。然而CCTO陶瓷的介电损耗与微电子技术的要求相比仍

11、然偏高,因此进一步降低CCTO陶瓷的介电损耗显得极为必要。为了降低CCTO陶瓷的介电损耗,采用固相烧结技术在CCTO陶瓷中引入绝缘性能好、成本低的SiO2 掺杂物,试图使CCTO陶瓷中的晶界电阻得到较大幅度的增大,从而达到进一步降低其介电损耗的目的。Kim3等研究了掺2 wt%SiO2 的CCTO陶瓷材料,发现SiO2 能有效地改善CCTO陶瓷的烧结行为,同时CCTO的介电损耗也得到明显的减小。然而Kim等对SiO2 含量对CCTO陶瓷的微观结构及介电性能的影响行为未作系统性的研究,对SiO2 添加物降低CCTO介电损耗的内在原因的研究也未涉及。本文系统研究了不同SiO2 含量对CCTO陶瓷的

12、烧结行为、微观结构以及介电性能的影响,同时研究了SiO2 含量对CCTO陶瓷的晶粒及晶界阻抗的影响行为,分析了SiO2 添加物降低CCTO陶瓷介电损耗的内在原因。随着电子工业对于集成度的要求越来越高，往往是在很小的芯片上集成的元器件数以千万计。因此包括电容器在内的元器件的微型化和小型化是必然趋势。而有效介电常数越大的材料，占用相同的资源能够获得更大的电容，从而满足各种电路上的功能。因此，高介电常数材料就能够使用更少的资源，占用更少的体积。因此，研究开发出高介电常数材料对于大规模集成电路技术的发展有着十分重要的意义。如今, 高介电常数材料的研究已经成为半导体行业最热门的研究课题之一。铁电晶体在居

13、里温度处将发生铁电顺电相变 ,使铁电材料的介电常数强烈地受到温度的影响 ,从而导致器件的稳定性变差。因此 ,开发出新型、 宽温度稳定型的高介电材料是迫切需要的。目前研究最多，且某些已付诸实用的高介电常数微波介质材料有三大系列：BaO-Ln2O3-TiO2系（Ln为稀土元素）、复合钙钛矿结构(Pb1xCax)(Fe0.5Nb0.5)O3系列和CaO-Li2O-Ln2O3-TiO2系列（Ln为稀土元素）。据文献，它们的烧结温度一般都高于1300，晶相均匀性欠佳，相对介电常数r110。然而，这些钙钛矿材料对温度的高度依赖及存在着晶型转变限制了他们的广泛应用。Ca2Cu3Ti4O12 (简称 CCTO

14、) 是近几年受到关注的高介电材料之一。该材料不仅具有极高的介电常数和极低的损耗 ，在室温时具有反常的巨介电常数高达104.在200K到600K的温度范围内其介电常数恒定，而且在相当宽的温度范围内介电常数可保持不变，反映了介电响应的高热稳定性。同时 ,CCTO 还显示出强烈的非线性特性 ,中子衍射分析表明，CCTO在35K到1273K范围内没有晶型转变。其介质损耗也极低。这些良好的综合性能，使其有可能成为在高密度能量存储、薄膜器件、高介电电容器等一系列高新技术领域中获得广泛的应用。促使器件小型化 ,使温度稳定性提高。可是，该类材料最大的反常还在于冷却到1ooK以下介电常数发生急剧下降，x射线衍射

15、、拉曼散射和中子衍射分析表明即使冷却到35K也没有观察到任何长程结构上的相变。XRD分析表明该特性有悖于基于铁电性局域极矩合作有序化所作的解释。以上这些特性至今也没有令人信服的解释。所以搞清这类材料的巨介电特性、高的热稳定性以及在100K以下的反常下降的机理以及研究CCTO的电磁性能及其性能产生的机理，无论是对它的推广应用，还是理论探讨都具有重要的意义。1.2国内外研究现状CaCu3Ti4O12材料已引起人们的广泛关注,同时也存在着潜在的应用价值。.然而 , CaCu3Ti4O12材料的相对介电常数值和出现介电常数突变时所对应的温度高低在不同条件下存在较大的差别，Subramanian4 等人

16、曾根据克劳修斯莫什提关系式计算CaCu3Ti4O12的介电常数 ,结果仅为 49 ,与常温低频下的实验相差很远. He5 等人试图从第一性原理出发 ,利用电子密度泛函理论讨论CaCu3Ti4O12的介电特性 ,但计算出的有效电荷与实验值相差很大。目前 ,Subramanian 等人提出钛氧键处于较大的内应力是导致CaCu3Ti4O12具有巨介电常数的可能原因. 后来 ,Subramanian、G. Chiodelliao 5等人又根据CaCu3Ti4O12是由带绝缘晶界的半导体晶粒组成 ,且总是孪晶的特点 ,提出内部阻挡电容可能是产生CaCu3Ti4O12巨介电的原因.这两个假设性的观点还没有

17、从实验和理论上被确认.利用不同的元素替换钙钛矿中的有关元素后 ,其介电常数会出现非常大的下降对这种材料介电性能的产生原因 ,尤其是掺杂和制备条件不同对介电性能的影响机制尚未研究清楚 ,不同价态离子替代会产生一电荷补偿过程 ,故可以通过形成格位上的空穴来控制和改善材料的性能 ,并探索点缺陷对其性能的影响机制.CCTO具有类钙钛矿结构（钙钛矿结构的一般式ABO3）, Ca2+和Cu2+共同占用了A位。简单地说，CaCu3Ti4O12具有类钙钛矿结构，属于Im3(No.204)空间群。在单胞中各原子的坐标为: Ca(0 0 0)；Cu(0 1/2 1/2)；Ti(1/4 1/4 1/4)；O (0.

18、3038 0.1797)。Ti原子处于氧八面体的中心，Cu原子通过4个键与O原子相连，而Ca与O没有形成化学键。TiO6八面体是斜置的，Ti-O-Ti角度是141°，Ca2+产生了一个四方。Subramanian测得CCTO晶格常数约为0.739nm。2000年，美国Brookhaven国家实验室的Homes6, Alamos国家实验室的Ramirez以及DuPont研究和发展中心的Subramanian等所组成的联合科研小组率先对单晶CCTO进行了研究，他们发现单晶CCTO的介电常数高达104，并且在100-600K的温度范围内，介电常数保持不变。G. Gruener 7 等研究了

19、晶粒尺寸对CCTO介电常数的影响后提出，大晶粒的形成导致了CCTO的高介电常数值。Jing Yang8等研究了电极和接触效应对CCTO介电性能的影响证明，CCTO的巨介电常数主要来源于它自身，电极等也影响介电常数。Guo-Ling Li9等用第一性原理研究了CCTO的电磁学结构。J. Li等证明了CCTO中存在着内部阻挡层。B.A. Bender和M.-J. Pan10在研究了工艺对CCTO巨介电性能的影响后，认为适当提高烧结温度和延长烧结时间可以提高CCTO的介电常数，而晶粒尺寸和密度对它的介电常数的影响却不是很大。并且由实验得出结论，影响CCTO介电性能的主要因素是内部缺陷。D. Caps

20、oni11等研究了掺杂和CuO偏析提高CCTO介电性能的作用并对其机理进行了探讨。国内也有很多研究者对CCTO的介电性能及其产生的机理做了大量的工作。吴裕功等研究了制备CCTO的反应进程。并将工艺条件、离子掺杂等对CCTO介电性能的影响做了研究。赵彦立等对CCTO块材和薄膜的巨介电常数做了研究，对薄膜的介电电导和频率的关系做了研究。周小莉12等对CCTO中的晶界驰豫做了研究，并解释了驰豫的原因。但又不能完全按金属的晶界驰豫模型来解释CCTO的驰豫。杜丕一12等研究了不同A位元素(La、Y、Ca)的ACu3Ti4O12的介电性能，并用极化模型做出了解释。倪维庆13等研究了不同烧结工艺对CCTO介

21、电性能的影响，也认为CCTO性能对烧成工艺非常敏感。南昌大学的杜国平教授，李旺等14 也研究了陶瓷的微观结构与介电性能的影响。其他还有刘鹏15、张国庆16、徐洋17、方捷18、李学伟19等也分别对CCTO陶瓷的各种影响作了研究周小莉和杜丕一共同研究了阻挡层电容对ACu3Ti4O12的巨介电性能的研究，认为样品中内部阻挡层电容数目的多少直接对ACu3Ti4O12的相对介电常数产生影响。 1.3发展趋势 理想的钙钛矿晶体是绝缘体，其离子键牢固的束缚各格点，所以钙钛晶体一般都有比较高的硬度和熔点，并且具有各向同性。但是有研究表明，偏离理想结构往往可导致各项异性和各种新性能的的出现。其具有良好的电学、

22、磁学和光学性能，CCTO作为类钙钛矿物在科学研究和工业技术领域中具有重要作用，如功能材料：压电体、铁磁体、介电体。特别是其巨介电常数将会引起介电材料中存储器的巨大变化。 因此，CCTO陶瓷的发展方向如下：第一，进一步研究CCTO陶瓷结构与性能的关系，其对介电性能的影响规律,解释其巨介电常数的原因，为新型高介电常数陶瓷的研究开发提供理论上的更准确指导。第二，改善已有的高介电常数的巨介电常数陶瓷以及改善已有陶瓷的介电性能，找到最佳的掺杂材料并对其进行合理的解释。第三，对烧结工艺改进，如降低温度，改善烧结气氛，以期能够烧结出最佳的CCTO陶瓷。最后，降低其制成工业产品的成本，并扩大对市场的销售渠道。

23、1.4 研究目的因CCTO陶瓷具有高介电常数，但其本身也具有比较高的介电损耗。对于信息存储器中的电容介质而言，要求其介电常数高外，还需要满足漏电低，节电损耗小，击穿电压高等条件。掺杂！是对CCTO陶瓷进行改性的一项低成本并且有巨大潜力的方向，但如何找到最佳的掺杂材料，就需要大量繁复的实验验证，对其结果分析，找到最佳的掺杂物质与掺杂量。本实验用SiO2 对CCTO掺杂，因为SiO2与Ti具有相似的一些性质，相对来讲是比较理想的取代材料，以往的一些实验也表明取代后的CCTO能表现出更好的一些性质。所以SiO2是一种对CCTO比较理想的掺杂材料。1.5 本实验研究内容CCTO陶瓷因其巨介电常数而受到

24、了极大地关注，但因介电损耗过大而不尽理想，热有待于提高，SiO2掺杂加入了Nb的CCTO陶瓷，有可能增大其介电常数并且减小介电损耗，优化其性能。本实验中加入不同量的SiO2，系统的研究SiO2含量对CCTO陶瓷介电性能的影响。找到最优的掺杂量，以期能获得最佳的CCTO样品。2.实验部分2.1实验设计及样品制备2.1.1.实验工艺流程表1 实验流程设计Table 1 Design of experimental procedure研磨磨磨配料就算计算磨预烧（1000）研磨（掺杂）烧结（1050）压片被银磨焊电极磨测试磨2.1.2 CCT3.8Nb0.2O12粉末的制备实验中所用的CCTO粉末是利

25、用传统的高温固相反应工艺而制备的。以分析纯的CaCO3(99.99%，上海青析化工科技有限公司),CuO(>=99.99%，上海山埔化工有限公司)和TiO2(光谱纯，国药集团化学试剂有限公司),Nb2O5(>=99.9%)为原料, 按照化学计量比（1：3：3.8：0.2）混合均匀，待其研磨混合均匀之后将粉末移于瓷坩埚中并置于温度为1000的SX2-6-13型箱式电阻炉（上海意丰电炉有限公司）中预烧10h(高温炉中以200/h的速度升温至1000-1100，烧完后保温一段时间，自然冷却降温),使其充分反应合成，将预烧后的粉末在玛瑙研钵中研磨3h，再在1000下进行二次烧结10h，就得

26、到所需的CCTNO粉末。2.1.3 CCT3.8Nb0.2O12- SiO2 陶瓷式样的制备把SiO2粉末分别按体积比0%、0.5%、1%、3%、5%掺入到已制备的CCTO-Nb粉末中混合均匀，配成5个样品，编号1、2、3、4、5，用玛瑙研钵研磨1h，然后用试管分别滴加1.5滴粘结剂并研磨至充分均匀。将每个样品用压片机（DY-30 电动压片机，天津市科器高新公司）在11MPa的压力下压制成直径为10mm，厚约3mm，重约0.8g的圆片。将样品放入箱式电阻炉中1080烧结10h，然后自然冷却到室温。 将这5个陶瓷样品用由粗到细的砂纸打磨、抛光直至光如镜面，在超声波清洗机（昆山市超声波仪器有限公司

27、）以无水乙醇为介质将抛光面清洁干净并晾干，用毛笔刷给两面被银，在电热鼓风干燥箱150下烘干，然后在箱式电阻炉550下烧结15min，冷却后再被银一次（两次所用银浆密度不同），在电热鼓风干燥箱150下烘干，然后在箱式电阻炉550下烧结15min，冷却后先用不同型号砂纸依次打磨圆柱面(减少测量误差)，使上下两平面无银层导通，再用电烙铁焊电极，以待后续的检测。2.2 试样的性能检测2.2.1 试样烧结尺寸变化及其收缩率 用游标卡尺测出烧结后试样的直径和厚度，样品烧结后的尺寸列于表2中，样品烧结前的直径为10mm。表2 样品烧结后的尺寸及其收缩率Table 2 Sample size and sint

28、ering shrinkage样品号烧结后直径(mm)（mm）烧结后厚度(mm)面积收缩率(%)（%）19.482.4011.229.342.2813.739.382.3013.149.362.3213.459.322.0414.22.2.2 CCTO粉末及CCTO-SiO2O2试样的XRD分析X 射线衍射分析（X-Ray Diffraction，XRD）的方法可以用来检测样品的晶体内部结构。不同的物相具有不同的晶体结构，对应于不同的2模式扫描图谱。通过软件处理陶瓷样品的2模式的X 射线衍射图谱，与PDF卡进行比较，从而分析确定CCTO-SiO2O2复合陶瓷中的相结构。测量原理：物质经X射线或

29、者离子射线照射后，由于吸收多余的能量而成为不稳定状态。 从不稳定状态要回到稳定状态， 必须释放多余的能量， 能量以荧光或者光的形式被释放出来。荧光X射线元素分析仪器即是通过测被释放出的荧光的能量以及强度，来进行定性和定量分析。本实验用X-Ray分析仪（X衍射分析仪 ，德国布鲁克公司）对CCTO、ZnFe2O4粉末样品和掺入不同体积分数的ZnFe2O4的复合陶瓷样品进行X-ray分析,得到了它们各自的XRD图谱，见结果部分。2.2.3 室温下对CCTO-SiO2O2试样的介电频率谱和阻抗谱的测定电介质的介电性能通常以介电常数、节电损耗、电导等来表征。其中，介电常数（Dielectric cons

30、tant）是表征电介质在外电场作用下宏观介电性能的一个主要参数，可分为绝对介电常数和相对介电常数。在实际应用中习惯用一个标量常数，即相对介电常数来表征，并用损耗所引起的相移角的正切tan来描述材料的节电损耗。介电常数测定原理：电介质是一种不导电的绝缘介质，在电场作用下会产生极化现象，从而在均匀介质表面上感应出束缚电荷，这样就减弱了外电场的作用。所以，把介质放在电容器极板间时，其电容量会发生改变，通过测量电容量的变化即可测得电介质的相对介电常数r 。通过Agilent阻抗分析仪(4284A, Agilent)对五个样品样品分别进行分析测试，得到各样品随频率（20Hz-1MHz）而变化的电容，利用

31、以下公式就可以得到相对介电常数r：就可以得到相对介电常数r，其中，C样品测得的电容量（F）； 样品的厚度（m）； 真空介电常数，8.85×10-12 F/m；S样品的面积（m2）。电导率即为电阻率的倒数。再据此进行描点，得到阻温曲线图。电阻-温度特性曲线是由电阻温度特性测定仪（DZW-1电阻温度特性测定仪，湘潭市仪器仪表有限公司）来测得，实验中的温度区间是：25140。2.2.4.试样I-V特性的测试用Agilent电导率测试仪对各试样在不同的电压下测相应的电流值，电流值不能太大，否则有可能击穿试样，并且电流值过大会使试样温度升高从而影响测量精度。根据所测得的数据根据R=d/S计算出

32、试样的电导率，其中R为试样的电阻值，为试样的电导率，d为试样的厚度，S为试样的底部面积。3、 实验结果与讨论3.1 CCTO-SiO2试样烧结收缩率的分析 表2所示为1080烧结致密化后的压片收缩率变化。其中1号为加入量为0%依次往后推为0.5%、1%、3%、5%.可以看出当SiO2掺入量为0时，收缩率最小，随着其掺入量的增加，收缩率先减小后增大，就本实验而言，在SiO2 加入量为5%时，CCTO陶瓷的收缩率最大。总体来说相对于未加入SiO2O2收缩率都增加了，这说明SiO2O2的加入有利于提高CCTO陶瓷的致密性3.2 XRD图谱结果的分析与讨论图2为CCTO粉末的XRD衍射图谱。从图中衍射

33、图谱可以看出，当掺杂量为0%时所得试样的衍射图与标准图谱完全相符，说明实验所制得的试样为纯相CCTO陶瓷。当掺杂SiO2后，当x=343.5时，除CCTO相外，还有少量CuTiO3相生成。随着SiO2掺量的增加，CuTiO3所对就的衍射峰的强度随之增强。由此可见SiO2的掺入可以影响CCTO物相的生成。由图1中还可以看出，掺La后的所有试样都没有出现在含有La的化合物的衍射峰，这可能是因为La的掺量很少，XRD无法检测所致。SiO2作为掺杂大原子，一部分可能存在CCTO明显可知处，一部分则有会取代CCTO中A位Ca的位置，形成CCTO的一种置换固溶体。周小莉等24认为用不同价态离子（如稀土元素

34、）替代Ca离子会产生一点和补偿过？程，可以通过形成格位上的空穴来控制和改善材料的性能，这就必将对CCTO陶瓷的 介电性能产生影响。 图1为各个CCTO陶瓷试样衍射图谱（220）Figure 1 for each sample CCTO ceramic diffraction patterns (220)从图中可以看出，各个试样（220）晶面所对应峰的位置。由布拉格方程2dSiO2n=(1)可知，晶面间距与衍射峰的角度成反比。CCTO属于立方晶系，其晶格常数a=b=c，且由此则可以推出，CCTO的晶格常数a则随衍射峰的角度的增大而减小。图中为试样晶格常数随SiO2掺杂量变化的曲线。从图中可以看出

35、，随着SiO2含量的升高，晶面处的晶格常数先减小后升高再减小，在5%时晶格常数最小，在3%时晶格常数最大。晶格常数在一定程度上会影响晶体的介电性能。图2 陶瓷试样衍射图谱（220）晶面所对应的衍射峰放大图Figure 2 ceramic sample diffraction patterns (220) plane diffraction peak corresponding to enlarge map3.3 SiO2掺量对CCTO陶瓷介电性能的影响材料的介电常数与频率息息相关，本实验在不同频率下，测得相对的介电常数和介电损耗。一般情况下随着频率的升高介电常数值降低。在本实验中我们采用20H

36、z1MHz的频率来测介电常数值和介电损耗。我们可以将其分为三个频率段201000Hz为低频段，1K100KHz为中频段，100K1MHz为高频段，下面将在三个频率段下研究SiO2掺杂对CCTO介电性能的影响。图3. SiO2掺量对试样相对介电常数的影响Figure 3. SiO2 addition on the relative dielectric constant of the sampleSiO2掺量对试样介电损耗的影响关系见上图，当频率为0.1KHz时先减小，然后急剧增加，至掺量为1%的时候平缓增加至3%。3%至5%又快速的减小。而10KHz的时候只是先增加而后减小，至1%达至最高点。

37、1000KHz时增加幅度与减小幅度很小，基本上没有什么很大的变化。总体来讲在掺量大概为1%左右时，介电常数达到最大或接近最大值，而在添加量为5%时皆为相同频率下介电常数最小。图4 SiO2掺量对试样相对介电损耗的影响Figure 4 SiO2 content of the sample relative dielectric loss 电特性是由介电极化所决定的，极化是指电介质在电场的作用下产生感应电荷的现象。介质的极化是由电子极化、偶极子转向极化和离子极化组成的。极化的基本形式大致可以分为三类，及松弛极化、位移极化和转向极化。在外电场的作用下，电介质的介电常数一般综合了这三种极化形式。电子极

38、化率依赖于频率。转向极化一般所需时间较长，为10-210-10s，因此在高频时分子的转向落后于外电场的变化，介电常数则会随着频率的增加而减小，表现为驰豫现象22。而介电损耗是指在电场的作用下，在单位时间内因发热而消耗的能量称为电介质的介质损耗。介电损耗又分为漏导损耗、极化损耗、电离损耗、结构损耗和宏观结构不均匀的介质损耗。影响材料介质损耗的因素可以分为两类，材料结构本身和外界环境。不同材料的漏导电流和极化机制不同。由图可知，在低频阶段，试样的介电损耗均为一个比较大的值。介电损耗先随掺量的增加而增大。达至SiO2掺量为0.5%的时候介电损耗达到最大值。随后呈现近乎线性的下降趋势。至5%时最小。而

39、在于中频、高频阶段介电损耗皆维持在一个比较稳定的值。没有很大的变化趋势。对于中频来讲，掺杂量为5%时甚至略微的高于掺量为3%时的介电损耗，这可能跟实验测试条件有关系。测试有点小误差，但总的来讲，中、高频阶段的介电损耗基本上没有什么很大的变化。3.4不同SiO2掺量下各个试样介电常数和介电损耗的频率特性介电损耗是检验成果合不合格的一项重要指标，掺杂的目的既是要升高介电常数还要降低介电损耗。不同的SiO2掺量对试样的介电常数会有什么样的影响呢。他们会随频率产生什么样的变化？图5为不同样品介电常数与频率的关系。Figure 5 Different dielectric constant and th

40、e frequency of the sample.上图为试样介电常数对频率变化的曲线图。可以从图中看出来基本上掺杂的都比纯CCTO的介电常数要高，有的还高出了十几、数十倍。在低频阶段，掺杂会使介电常数迅速升高，在大概100Hz300Hz之间会有一个最高点 其中掺杂1%的SiO2的CCTNO最大。过了300Hz的频率所有的掺杂CCTO的介电常数都降低。从图中不难看出掺杂量1%和3%是最高的两条线。这说明最佳的掺杂量应该就取为中间的某一数值。而本实验的数据表明为1%时介电常数最高。从上面的图中我们可以的出，掺杂SiO2可以在中低频提高CCTO的介电常数值，这可能是因为SiO2的掺入改变了CCTO

41、的微观组织结构，使晶粒增大，也有可能是使晶界有新的物相析出，而结构上的变化会引起电介质发生极化，但是在高频时，极化会促使介电体发生极化，从而使其发生弛豫现象，从而导致介电常数在高频段时变得很小。我们希望获得的是具有高频率宽度、高稳定的介电材料，在本实验中所得试样的频率特性都较未掺杂的CCTO有所下降。图6 不同样品介电损耗与频率的关系Figure 6 Dielectric loss of different samples and the frequency 在图中我们可以看出所有试样的介电损耗随频率的增加呈现先减小后平缓增加的趋势，未掺杂的试样变化最小，而掺杂的试样介电损耗值变化非常明显。对

42、于掺杂的试样来讲，含SiO2 5%的试样的介电损耗的介电损耗最小。对于只加了Nb而没有加SiO2的试样，它的介电损耗值居于掺杂试样的中间值，这说明SiO2的加入会导致介电损耗呈现先增加后减小的趋势。从图中可以看出掺杂后的试样对于纯CCTO来讲在低频阶段介电损耗高出很多，而在于高频阶段，基本持平。对介质损耗的主要影响因素是频率和温度。低频率时介电损耗主要是由晶界漏导引起的，它与电压的频率无关。在高频时主要是极化损耗，电压的频率对它影响很大，极化可分为快极化和缓慢极化，缓慢极化会产生损耗。3.5阻抗特性 随着掺杂量的变化，试样的各种性能都会产生变化，其中阻抗也是反应试样成功与否的一项重要性能。图7

43、 试样在不同频率下的阻抗分析图谱Figure 7 samples at different frequency impedance analysis of patterns图8试样在不同频率下的阻抗分析图谱（局部放大）Figure 8 samples at different frequency impedance analysis of patterns (enlarged)图7、8为试样在不同频率下的阻抗分析图谱。图中各点坐标从左到右频率依次减小，从图中我们可以看出，在测试频率为20Hz1MHz的宽频范围内，掺杂的试样都有圆滑曲线的出现，由于图7于低频阶段大部分重合在一起了，所以作图8局部

44、放大低频阶段的阻抗曲线。可以看出来除了Si掺杂0.5%的试样和其他五条阻抗线有交叉，其他五条都呈现平行的趋势。只掺杂了Nb而没有添加Si的试样的阻抗线除了刚开始比加了0.5%Si的试样小一点点外，后面基本一直保持着最大（只考虑局部分析图（低频），不包括中高频），而后期中、高频以纯CCTO的阻抗最大。未添加Si只掺杂Nb的试样次之，添加Si量为0.5%的试样则居最末3.6 试样的I-V特性纯CCTO表现的I-U表现出强烈的非线性曲线，而本实验做的却具有很明显的线性规则图9 试样的U-I分析Figure 9 Analysis of U-I sample图10 CCTO的U-I分析Figure 10

45、 The U-I of CCTO 从上图中可以看出，只加Nb没加SiO2的试样的I-V特性最大，随着掺SiO2量的增加，斜率越来越小，虽然在图中1%、3%两条线的斜率大小反常，但其离得很近，近乎重合。而相比较于CCTO的强烈的非线性特征，I-V特性则是本实验中与参照物相差最大的一项性能了。4结 论本研究采用传统的固相烧结法制备了Ca(1-x)SixCu3Ti3.8Nb0.2O12，系统的研究了SiO2含量对Ca(1-x)SixCu3Ti3.8Nb0.2O12陶瓷材料物相组织、介电性能的影响。各种频率条件下，试样的介电常数、介电损耗、阻抗等等各种性能，还有室温条件下的U-I关系。从介电常数的图中

46、可以看出，添加1%、3%Si的试样在低频阶段介电常数提高到了100000。而且介电损耗添加3%的试样比1%的试样要低一点。而且经XRD可以看出，3%掺杂是最接近纯CCTO的掺量，与原晶格常数吻合较好。而掺量为5%时使烧结的致密度最高，有利于烧结。掺杂后的介电常数较CCTO有了明显的增大，有的甚至增大了数量级。但相对来讲其他方面如介电损耗，阻抗，伏安特性都会有比较明显的差异。综上所述。我认为试样掺杂SiO2含量在1%3%左右时能达到最佳性能。参考文献（References）1 Cohen M H, Neaton J B, He L, et al. Extrinsic models for the

47、 dielectric response of CaCu3Ti4O12 J. Appl Phys, 2003, 94(5): 3299-33062 Adams T B, Sinclair D C, West A R. Giant barrier layer capacitance effects in CaCu3Ti4O12 Ceramics J. Adv Mater, 2002, 14(18):1321-13233 Kang-Min Kim, Jong-Heun Lee, Kyung-Min Lee, Doh-Yeon Kim, Doh-Hyung Riu, Sung Bo Lee. Mic

48、rostructural evolution and dielectric properties of Cu-deficient and Cu-excess CaCu3Ti4O12 ceramics. Materials Research Bulletin 43 (2008) 284-291.4 Subramanian M A, Li D, Duan N, Reisner B A, et al. High dielectric constant in ACu3Ti4O12 and ACu3Ti3FeO12 phases J. Solid State Chem, 2000, 151(2): 323325.5 G. Chiodelliao, V. Massarottia, D. Capsonia, M. Bini, C.B.Azzoni M.C. Mozzati, P. Lupotto. Electric and dielectric properties of pure and doped CaCu3Ti4O12 perovskite materials. Solid State Communications 132 (2004) :241-246.6 Homes C C, Vogt T, Sha