FPGA硬件电路设计及FPGA平台介绍

1、1会计学FPGA硬件电路设计及硬件电路设计及FPGA平台介绍平台介绍24567n防止反向技术的FPGA，能很好的保护系统的安全性和设计者的知识产权。8911第2章主要内容q 各厂商FPGA系列介绍q Altera FPGA主流器件介绍q Xilinx FPGA主流器件介绍12131415q ACTEL公司FPGA系列v ProASIC3 最低成本、低功耗、可重编程非易失FPGA系列 ProASIC3/E 低功耗、低成本FPGA ProASIC3 nano 具有增强I/O功能的最低成本的FPGA ProASIC3L 6低功耗、高性能和低成本平衡的FPGA v IGLOO 低功耗、小面积、低成本、

2、可重编程Flash FPGAIGLOO/e 功耗超低的可编程FPGA IGLOO nano 业界功耗最低、尺寸最小的FPGA IGLOO PLUS 具有增强I/O功能的低功耗FPGAv Fusion 将可配置模拟部件、大容量 Flash 、时钟电路，以及基 于Flash的高性能可编程逻辑集成在单片器件中16q Lattice公司FPGA系列v LatticeSC 高性能FPGA系列 LatticeSC 业界最快的FPGA结构，采纳了系统级特性。 v LatticeXP 非易失 的Flash FPGA系列 LatticeXP 290nm闪存片上存储器，瞬时上电、小的芯片面积、串行TAG存储器、设

3、计安全性等。 支持现场升级(Live Updates)、128位的AES加密以及双引导技术。 v LatticeECP 低成本结构和一些先进特性的FPGA系列 LatticeECP3业界拥有SERDES功能的FPGA器件中，具有最低的功耗和价格17第2章主要内容q FPGA生产厂商介绍q Altera FPGA主流器件介绍q Xilinx FPGA主流器件介绍18q 主流低端器件Cyclone III65nm 低成本FPGA系列v 特性总结1920q 主流高端器件Stratix IV 40nm 高性能、高端FPGAv Stratix IV E非收发器应用的通用FPGA特性总结1、ALM:GT和

4、GX型号有530K等价LE，E型号有680K等价LE;分段式的8输入LUT。2、可编程功耗技术:每一个可编程LAB、DSP模块和存储器模块都可工作在高速模式和低功耗模式3、外部存储器接口:支持DDR3、DDR2、QDR II、QDR、RLDRAM和RLDRAM等外部DRAM和SRAM接口，速度可到533M/Hz4、DSP模块:具有1360个18位 x 18位乘法器，可灵活配置为多种模式。5、高速IO支持:支持可编程摆率、驱动能力、输出延时和OCT等功能，经过 优化后的LVDS IO性能在150M1.6G之间6、时钟管理: 12个PLL，速度在5720MHz之间。还有16个全局时钟、88个象限时

5、钟及132个外围时钟。 2122v Stratix IV GX 优异的带宽性能和信号完整性特性总结 2324q 主流高端器件Stratix III 65nm 高性能、高端FPGAv Stratix III-L逻辑、存储器和DSP资源平衡v Stratix III-E增强了存储器和DSP资源 25第2章主要内容q FPGA生产厂商介绍q Altera FPGA主流器件介绍q Xilinx FPGA主流器件介绍26q 主流低端器件Spartan 3 90nm 低成本FPGA系列v Spartan 3密度优化的，适用于数据综合处理v Spartan 3E逻辑优化的，适用于逻辑集成和嵌入式控制v Sp

6、artan 3AIO优化的，适用于多IO应用，如桥接，存储器接口v Spartan 3AN非易失的，适用于空间受限的设计v Spartan 3A DSPDSP应用优化，适用于DSP相关应用27v Spartan 3特性:1、DCM频率5M300M，DDR/DDR2最高到400M,IO最大24mA驱动电流 2、支持19种IO标准和多种电平标准28v Spartan 3E资源增强特性逻辑密度高。支持多种配置方式（SPI,BPI等）29v Spartan 3A:适用于多IO的低成本应用增强特性1有suspend模式，可降低系统功耗增强特性2增强的DDR支持，IO密度高30v Spartan 3AN:

7、整合了非易失MEMORY增强特性1内嵌11M的非易失MEMORY，节省外部空间，易用，简化设计增强特性2代码更安全31v Spartan 3A DSP:内嵌高性能DSP模块增强特性1内嵌基于Virtex 4的DSP48A模块，独立布线，250M处理能力增强特性2增强了BLOCK RAM，工作频率250M32q 主流低端器件Spartan 6 45nm 低成本、低功耗FPGA系列v Spartan-6 LX具有逻辑优化的v Spartan-6 LXT具有高速串行数据连接33v Spartan-6 LX的基本特性1、基于双寄存器、6输入查找表的slice2、IO支持1.2V3.3V的多种电平和多种

8、接口标准；每对差分IO传输速度1Gb/s；支持DDR、DDR2、DDR3和RLDDR，最高支持速率800Mb/s；支持PCI-33MHz 。3、增强的DSP处理模块- DSP48A14、增强的时钟管理模块(CMT)，一个CMT由2个DCM和1个PLL组成。5、支持多种配置模式，包括低成本的SPI模式和NOR FLASH模式。6、增强的设计安全保护，使用了DNA身份验证方式和AES流加密方式7、低成本的增强型的软处理器MicroBlaze。34v Spartan-6 LXT的附加特性1、集成了高速GTP串行收发器，最高速率为3.125Gb/s,接口类型包括SATA，PCI-E，1G 以太网， D

9、isplayPort， OBSAI, CPRI, EPON等。2、为PCI Express设计集成了Endpoint block。35q 主流高端器件Virtex5 65nm 高端高性能FPGA系列v Virtex-5 LX： 高性能通用逻辑应用v Virtex-5 LXT：具有高级串行连接功能的高性能逻辑应用v Virtex-5 SXT：具有高级串行连接功能的高性能信号处理应用v Virtex-5 FXT：具有高级串行连接功能的高性能嵌入式系统v Virtex-5 TXT：具有双密度高级串行连接功能的高性能系统36v Virtex-5 系列的基本特性1、真 6 输入查找表 (LUT) 技术，

10、双 5-LUT 选项。2、时钟管理模块 (CMT) 具有零延迟缓冲、频率综合和时钟相移功能的数字时钟管理器模块；具有输入抖动滤波、零延迟缓冲、频率综合和相位匹配时钟分频功能的PLL模块。3、真双端口 RAM 模块36 Kb Block RAM/FIFO4、高级DSP48E Slice5、支持多种配置模式，包括低成本的SPI模式和并行FLASH模式。6、所有器件都有系统监视功能（片上/片外热特性监视、片上 / 片外电源监视、通过 JTAG 端口访问所有监视量）7、LXT、SXT 和 FXT 器件同样封装中引脚兼容37v Virtex-5 LXT、SXT、TXT、FXT的特性1、 PCI Expr

11、ess 集成端点模块、 符合 PCI Express 基本规范 1.1 。2、三态 10/100/1000 Mb/s 以太网 MAC，可以将 RocketIO 收发器用作 PHY，也可以用多种软 MII（媒体独立接口）方案将其连接到外部PHYv Virtex-5 LXT、SXT的特有功能100 Mb/s 到 3.75 Gb/s 的 RocketIO GTP 收发器v Virtex-5 TXT、FXT的特有功能150 Mb/s 到 6.5 Gb/s 的 RocketIO GTX 收发器v Virtex-5 FXT的特有功能包含了PowerPC 440 微处理器模块（ RISC 架构、七级流水线、

12、包括 32 KB 的指令和数据缓存）38v Virtex-5 LX、LXT系列器件39v Virtex-5 SXT、TXT、FXT系列器件1. Virtex-5 Slice 的组织方式与前几代不同。每个 Virtex-5 Slice 包含四个 LUT 和四个触发器2. 每个 DSP48E Slice 包含一个 25 x 18 乘法器、一个加法器和一个累加器。3. Block RAM 的基本容量为 36 Kb。每个模块也可用作两个独立的 18 Kb 模块。4. 每个时钟管理模块 (CMT) 包含两个 DCM 和一个 PLL。40q 主流高端器件Virtex-6 40nm 高端高性能FPGA系列

13、Virtex-6 系列FPGA是XILINX公司最新发布的产品，目前有两个系列：v Virtex-6 LXT具有高级串行连接功能的高性能逻辑应用v Virtex-6 SXT具有高级串行连接功能的高性能信号处理应用4243q Virtex-5 FPGA 逻辑v 逻辑速度更高，比V4高12个等级v 可级联的 32 位变量移位寄存器或 64 位分布式存储器功能v 优异的布线架构，增强了对角线方向的布线，连接模块与模块之间的中间连线极少v 多达 330,000 个逻辑单元44q 550 MHz 时钟v 多达六个时钟管理模块 (CMT) 每个 CMT 包含两个 DCM 和一个 PLL - 时钟发生器总数

14、多达 18 个 灵活的 DCM 到 PLL 或 PLL 到 DCM 级联v 可实现优化低抖动时钟和精确占空比的差分时钟树结构v 32 个全局时钟网络，还有局部时钟、I/O 时钟和本地时钟q 550 MHz DSP48E Slicev 25 x 18 补码乘法运算v 用于乘法累加 (MACC) 运算的可选 48 位累加器，可选择将累加器级联为 96 位构v 用于复数乘法运算或乘加运算的集成加法器。v 可选按位逻辑运行模式v 在一个 DSP 列中完全可级联，无需外部布线资源45q 550 MHz集成模块存储器高达 16.4 Mb 的集成模块存储器带有可选双 18 Kb 模式的 36 Kb 模块真双

15、端口 RAM 单元,每端口宽度可达 36 位,独立的端口宽度选择 （1 位宽到 72 位宽） 对于简单双端口运行 (一个读端口和一个写端口)，每端口宽度可达 72 位 支持 9 、18 、36 位和 72 位宽度的存储器位数及奇偶校验 / 边带存储器 从 32K x 1 到 512 x 72 的配置（8K x 4 到 512 x 72 用于 FIFO 运行） 多速率 FIFO 支持逻辑,支持同步 FIFO具有完全可编程近满标志和近空标志的满标志和空标志 字节写功能 专用级联布线，无需 FPGA 布线即可形成 64K x 1 存储器满足高可靠性存储器要求的集成可选 ECC针对 18 Kb （及以

16、下）运行的特殊降功耗设计46n内置数据串行器 / 解串器47nHSTL 1.5V 和 1.8V （I、II、III 和 IV 级）nHSTL 1.2V （一级）nSSTL 1.8V 和 2.5V （I 和 II 级）4849505152535455进行评估。nIO Bank电源VCCO=1.2V3.3V10%，静态电流大小为1.5mA12mA(与型号相关),动态电流与使用的实际情况有关。nKEY保持电源Vbat=1V3.6V,Imax=150nA。56nGTL 和 GTLPnHSTL 1.5V 和 1.8V （I、II、III 和 IV 级）nHSTL 1.2V （一级）nSSTL 1.8V

17、和 2.5V （I 和 II 级）5758第3章主要内容q XILINX Virtex-5模块详细概述q Virtex-5 硬件特性q 硬件电路设计5960nSelectMAP 模式和串行模式：使用XILINX公司的Platform FlashnSPI模式：具有标准SPI接口的Flash 。nBPI模式：具有标准并行接口的NOR Flash 。616263646566676869707172737576n两个SAMTEC 200pin高密度连接件提供超过360个用户I/On1个120pin和1个60PIN高速连接件，提供超过150个高速I/O 。n1个1.27mm 普通100pin排母，提供超过90个I/O 。n1个50pin双排针,提供50个I/O,可做IO使用也可供观测4、对外电源接口：n1个2.54mm普通2pin连接件，提供6V/1A n2个pin的BANK电压，电流500mA，同时提供3.3V电源电流500mA777880第2章主要内容q FPGA生产厂商介绍q Altera FPGA主流器件