数字式正弦波发生器_第1页
数字式正弦波发生器_第2页
数字式正弦波发生器_第3页
数字式正弦波发生器_第4页
数字式正弦波发生器_第5页
已阅读5页,还剩8页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、班级: 姓名: 学号: 课题:数字式正弦波发生器“电子信息工程专业方向”课程设计报告课题: 数字式正弦波发生器 班级 学号 学生姓名 专业 电子信息工程 系别 电子与电气工程学院电子信息工程系 指导教师 专业方向课程设计指导小组 淮阴工学院电子与电气工程学院2012年 12 月1 设计目的1. 培养理论联系实际的正确设计思想,训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。2. 学习较复杂的电子系统设计的一般方法,提高基于模拟、数字电路等知识解决电子信息方面常见实际问题的能力,由学生自行设计、自行制作和自行调试。3. 进行基本技能训练,如基本仪器仪表的使用,常用元器件的

2、识别、测量、熟练运用的能力,掌握设计资料、手册、标准和规范以及使用仿真软件、实验设备进行调试和数据处理等。4. 培养学生的创新能力。2 设计要求1.输出频率可调(电压可调不着要求)。2.要求了解并掌握设计原理,可以对电路进行分析。3.主要单元电路和元器件参数计算、选择。4.画出总电路图。4.控制便捷,通过调节电位器实现对频率的调节,了解一些元器件的用途。5.造价低廉,使用集成芯片,花费都很低,熟悉一些重要芯片的逻辑功能,以及对芯片进行设计连接。6.通过对振荡器、计数器、加法器等集成电路的使用,使得电路的运行都是很精确的。7.分单元调试:写出各单元电路的调试步骤,应达到的要求与依据,调试中出现的

3、问题及解决措施。2.1总体设计2.1.1设计电路总框图:2.2单元电路设计 2.2.1电路原理:输 出阶梯波加法器模拟开关振荡器扭环形计数器 2.2.2 振荡器下图是由555定时器构成的多弦振荡器,其逻辑图如下图 以下是各引脚的功能:1脚:接电源负端VSS或接地,一般情况下接地。2脚:低触发端。3脚:输出端Vo。4脚:是直接清零端。当端接低电平,则时基电路不工作,此时不论TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。5脚:VC为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压。6脚:TH高触发端。7脚:放电端。接放电管集电极。该端不用时,串入一只0.01F电容接地。8

4、脚:外接电源VCC,双极型时基电路VCC的范围是4.5 16V,CMOS型时基电路VCC的范围是318V,输出驱动电流约为 200mA。由 555 定时器组成的多谐振荡器如图(C)所示,其中R1、R2 和电容C 为外接元件。其工作波如图(D)所示。设电容的初始电压U c ,t时接通电源,由于电容电压不能突变,所以高、低触发端VTH V TL <1/3,比较器1 输出为高电平,输出为低电平,即RD =0,S D = 1(1 表示高电位,0 表示低电位),R S 触发器置,定时器输出u0 =1此时Q =1,定时器内部放电三极管截止,电源Vcc 经R1 , R2 向电容充电, u c逐渐升高。

5、当uc 上升到1/3 V cc 时, A2 输出由翻转为,这时R D = SD =0 ,R S 触发顺保持状态不变。所以 0<t< t1 期间,定时器输出u0 为高电平。t = t1 时刻,uc 上升到V cc ,比较器A1的输出由变为,这时RD = 1,SD = 0,R S触发器复,定时器输出u0 = 0。t1 < t < t2 期间,Q =0,放电三极管导通,电容通过R2 放电。u c 按指数规律下降,当u c <V cc时比较器A1输出由0变为1,R-S触发器的RD = S D =0,的状态不变,u0的状态仍为低电平。t = t2时刻,u c下降到V cc,

6、比较器A2输出由1变为0,R-S触发器的RD =0,S D = 1,触发器处于1,定时器输出u0 =1。此时电源再次向电容C放电,重复上述过程。通过上述分析可知,电容充电时,定时器输出u0 =1,电容放电时,u0 = 0,电容不断地进行充、放电,输出端便获得矩形波。多谐振荡器无外部信号输入,却能输出矩形波,其实质是将直流形式的电能变为矩形波形式的电能。由图(D)可知,振荡周期T = T1 +T2 。T1为电容充电时间,T 2为电容放电时间。充电时间T1 = (R1 + R2 )C ln 2 0.7(R1 + R2 )C放电时间T2 = R2 C ln 2 0.7R2 C矩形波的振荡周期T =

7、T1 +T2 = ln 2(R1 + 2R2 )C 0.7(R1 + 2R2 )C因此改变R1 、R2 和电容C 的值,便可改变矩形波的周期和频率。对于矩形波,除了用幅度,周期来衡量外,还有一个参数:占空比q,q=(脉宽w t )/(周期T),t w 指输出一个周期内高电平所占的时间。图( C ) 所示电路输出矩形波的占空比。2.2.3 扭环形计数器扭环形计数器由移位寄存器74LS164构成,其逻辑图如下 74LS164是高速硅门 CMOS 器件,与低功耗肖特基型 TTL (LSTTL) 器件的引脚兼容。数据通过两个输入端(DSA 或 DSB)之一串行输入;任一输入端可以用作高电平使能端,控制

8、另一输入端的数据输入。两个输入端或者连接在一起,或者把不用的输入端接高电平,一定不要悬空。 时钟 (CP) 每次由低变高时,数据右移一位,输入到 Q0, Q0 是两个数据输入端(DSA和 DSB)的逻辑与,它将上升时钟沿之前保持一个建立时间的长度。 主复位 (MR) 输入端上的一个低电平将使其它所有输入端都无效,同时非同步地清除寄存器,强制所有的输出为低电平。引脚图如下 符号引脚说明DSA1数据输入DSB2数据输入Q0Q336输出GND7 地 (0 V)CP8时钟输入(低电平到高电平边沿触发)/M/R9中央复位输入(低电平有效)Q4Q71013输出VCC14正电源功能表(真值表)工作模式输入输

9、出/M/RCPDSADSBQ0Q1 至Q7复位(清除)LLXXLL 至 L移位HllLq0至 q6HlhLq0 至 q6HhlLq0 至 q6HhHHq0 至 q6H = HIGH(高)电平 h = 先于低-至-高时钟跃变一个建立时间 (set-up time)HIGH(高)电平 L = LOW(低)电平 l = 先于低-至-高时钟跃变一个建立时间 (set-up time)的LOW(低)电平 q = 小写字母代表先于低-至-高时钟跃变一个建立时间的参考输(referenced input) 的状态 = 低-至-高时钟跃变 2.2.4反相器CD4069逻辑符号:引脚俯视图:CD4069引脚功能

10、图 CC4069由六个COS/MOS反相器电路组成。此器件主要用作通用反相器、即用于不需要中功率TTL驱动和逻辑电平转换的电路中。CC4069-六反相器简要说明: CC4069 是由六个COS/MOS反相器电路组成,此器件主要用作通用反相器, 即用于不需要中功率TTL驱动和逻辑电平转换的电路中。推荐工作条件: 电源电压范围3V15V 输入电压范围0VVDD 工作温度范围 M 类55125 E类.4085 极限值: 电源电压.0.5V18V 输入电压0.5VVDD+0.5V 输入电流.10mA 储存温度65150 引出端符号: 1A6A 数据输入端VCC 正电源Vss 地1Y6Y 数据输入端2.

11、2.5逻辑模拟开关4066电路管脚图如下CD4066 的每个封装内部有4 个独立的模拟开关,每个模拟开关有输入、输出、控制三个端子,其中输入端和输出端可互换。当控制端加高电平时,开关导通;当控制端加低电平时开关截止。模拟开关导通时,导通电阻为几十欧姆;模拟开关截止时,呈现很高的阻抗,可以看成为开路。模拟开关可传输数字信号和模拟信号,可传输的模拟信号的上限频率为40MHz。各开关间的串扰很小,典型值为50dB。 CD4066是四双向模拟开关,主要用作模拟或数字信号的多路传输。引出端排列与CC4016一致,但具有比较低的导通阻抗。另外,导通阻抗在整个输入信号范围内基本不变。CD4066由四个相互独

12、立的双向开关组成,每个开关有一个控制信号,开关中的p和n器件在控制信号作用下同时开关。这种结构消除了开关晶体管阈值电压随输入信号的变化,因此在整个工作信号范围内导通阻抗比较低。与单通道开关相比,具有输入信号峰值电压范围等于电源电压以及在输入信号范围内导通阻抗比较稳定等优点。但若应用于采保电路,仍推荐CD4016。 当模拟开关的电源电压采用双电源时,例如 =5V, =5V(均对地0V而言),则输入电压对称于0V的正、负信号电压(5V5V)均能传输。这时要求控制信号C=“1”为+5V,C=“0”为-5V,否则只能传输正极性的信号电压。2.2.6加法器加法器是指输出信号是几个输入信号之和的放大器,它

13、分为倒相加法器和同相加法器加法器有LF347与电阻构成,LF347的引脚图如下2.3设计设备与器件清单:1.+5V 、12V、12V 的直流电源2.万用表 3.电烙铁4.集成芯片: LM555P、CD4066×3、74LS164、LF347、4069×25 电位器:10k6.电容:1.0µF×27.电阻:3.6k×2、1.0k×4、68×2、180×2、1.3 k×23 分单元调试3.1 振荡器 把3脚的输出线接示波器的正端,8脚的输出线接+5V电源,1脚接地,当示波器上出现方波则达到要求。3.2 扭环形

14、计数器将4069的7脚接地,1脚接实验箱上的输入端,14脚接+5V电源,2脚接输出端,测试时,如果1脚打低电平输出端灯亮,打高电平灯不亮则符合要求,然后把74LS164的7脚和9脚接地,1脚和14脚接+5V,示波器正端接74LS164的输出端3,4,5,6,10,11脚,能分别调出方波则符合要求。3.3 逻辑模拟开关将三个CD4066的14脚接+5V, 5,7,12脚接地,示波器分别接输出端1,3,9,10脚,能分别调出方波则符合要求。3.4 加法器把加法器的11脚接-12V,3脚接地,4脚接+12V,示波器的正端接2脚,当测出输出阶梯波则符合要求。4.电路测试及测试结果电路板焊好之后,将VC

15、C接+5V电源,VDD接+12V电源,VEE接-12V电源,GND接地,LF347的2引脚接示波器,应该在示波器上显示阶梯波。通过调节电位器控制输出波频率的大小。在proteus 软件上连接电路,进行仿真,示波器上显示一下波形 5. 设计心得通过这次专业方向综合设计,进一步理解并加深了对所学的模拟及数字电子技术的认识。尤其是放大器和计数器的应用。74LS164是8位串入并出的移位寄存器,CP由低变高,数据右移一位。也才发现自己的模电、数电的基础知识并不扎实,借这次机会巩固了不少,为接下来的毕业设计也做了准备。我们这个专业本应实践为主,但我们动手机会并不多,所以应该珍惜每一次课程设计,好好学习总结。通过两周的时间,学会了在实践中运用理论,用理论来指导实践,培养了理论联系实际的正确设计思想。通过对课题的设计,训练了运用所学的理论知识去思考问题并联系理论实际解决问题的能力,同时通过此次设计,学会了较复杂的电子系统设计的一般方法,进一步掌握了分析与设计一般电子电路的方法,

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论