基本逻辑门逻辑试验报告

1、基本逻辑门逻辑功能测试及应用一、实验目得、掌握基本逻辑门得功能及验证方法。、学习 TL 基本门电路得实际应用。3、了解 CM S 基本门电路得功能。4、掌握逻辑门多余输入端得处理方法。二、实验原理数字电路中 ,最基本得逻辑门可归结为与门、或门与非门。实际应用时 ,它们可以独立使用 ,但用得更多得就是经过逻辑组合组成得复合门电路。目前广泛使用得门电路有TTL 门电路与 CMOS 门电路。1、 TL 门电路T门电路就是数字集成电路中应用最广泛得,由于其输入端与输出端得结构形式都采用了半导体三极管,所以一般称它为晶体管-晶体管逻辑电路 ,或称为 TL 电路。这种电路得电源电压为 +5,高电平典型值为

2、 .6V( 2。4V 合格 );低电平典型值为。 3(。45 合格 )、常见得复合门有与非门、或非门、与或非门与异或门。有时门电路得输入端多余无用,因为对 L 电路来说 ,悬空相当于“1",所以对不同得逻辑门 ,其多余输入端处理方法不同。(1)TTL 与门、与非门得多余输入端得处理如图 3.2。 1 为四输入端与非门 ,若只需用两个输入端A 与 B,那么另两个多余输入端得处理方法就是:A&AA&&BBBYYY+5V并联悬空通过电阻接高电平图 3。21 T L 与门、与非门多余输入端得处理并联、悬空或通过电阻接高电平使用 ,这就是 L 型与门、与非门得特定要求

3、,但要在使用中考虑到 ,并联使用时 ,增加了门得输入电容 ,对前级增加容性负载与增加输出电流 ,使该门得抗干扰能力下降 ;悬空使用,逻辑上可视为 “1,”但该门得输入端输入阻抗高 ,易受外界干扰 ;相比之下 ,多余输入端通过串接限流电阻接高电平得方法较好。(2)TTL 或门、或非门得多余输入端得处理如图。 2 为四输入端或非门 ,若只需用两个输入端 与 B,那么另两个多余输入端得处理方法就是:并联、接低电平或接地。A 1A1BYBY并联接低电平或接地图 3.2TTL 或门、或非门多余输入端得处理(3)异或门得输入端处理异或门就是由基本逻辑门组合成得复合门电路。如图。3为二输入端异或门 ,一输入

4、端为 A,若另一输入端接低电平,则输出仍为A;若另一输入端接高电平 ,则输出为 A,此时得异或门称为可控反相器。A=1A=1Y = A+5VY = A图 3。23 异或门得输入端处理在门电路得应用中 ,常用到把它们 “封锁 ”得概念。如果把与非门得任一输入端接地 ,则该与非门被封锁 ;如果把或非门得任一输入端接高电平 ,则该或非门被封锁。由于 TL 电路具有比较高得速度 ,比较强得抗干扰能力与足够大得输出幅度 ,在加上带负载能力比较强 ,因此在工业控制中得到了最广泛得应用 ,但由于 TT 电路得功耗较大 ,目前还不适合作大规模集成电路、 M S 门电路CMOS 门电路就是由 MOS 与 PMS

5、 管组成 ,初态功耗也只有毫瓦级 ,电源电压变化范围大 +3 +18V 。它得集成度很高 ,易制成大规模集成电路。由于 CM S 电路输入阻抗很高 ,容易接受静电感应而造成极间击穿,形成永久性得损坏 ,因此 ,在工艺上除了在电路输入端加保护电路外,使用时应注意以下几点 :(1)器件应在导电容器内存放 ,器件引线可用金属导线、 导电泡沫等将其一并短路。(2)VD 接电源正极 ,VS 接电源负极 (通常接地 ),不允许反接。同样在装接电路 ,拔插集成电路时 ,必须切断电源 ,严禁带电操作。(3)多余输入端不允许悬空,应按逻辑要求处理接电源或地,否则将会使电路得逻辑混乱并损坏器件。(4)器件得输入信

6、号不允许超出电源电压范围,或者说输入端得电流不得超过 0m、(5)COS 电路得电源电压应先接通,再接入信号 ,否则会破坏输入端得结构 ,工作结束时 ,应先断输入信号再切断电源。(6)输出端所接电容负载不能大于500p ,否则输出级功耗过大而损坏电路。(7)CMOS 电路不能以线与方式进行连接。另外 ,门不使用得输入端 ,不能闲置呈悬空状态 ,应根据逻辑功能得不同 ,采用下列方法处理 :对于 CMO与门、与非门 ,多余端得处理方法有两种 :多余端与其它有用得输入端并联使用 ;将多余输入端接高电平、如图。 4 所示。+V+VDDDDA&A&YY图 3. .4COS 与非门多余输入

7、端得处理对于 CMOS 或非门 ,多余输入端得处理方法也有两种 :多余端与其它有用得输入端并联使用 ;将多余输入端接地、如图 3. 5 所示。+VDD+VDDA1A 1YY图。 25CMO或非门多余输入端得处理三、实验仪器与器材1、TD型数字电路实验箱、 S-20 示波器、器材 :4S0四-2 输入与非门4LS54四- 32 输入与或非门 4L86 四输入异或门四、实验内容与步骤1、TT与非门得逻辑功能及应用芯片得引脚号查法就是面对芯片有字得正面,从缺口处得下方(左下角),逆时针从 1 数起、芯片要能工作 ,必须接电源与地。本实验所用与非门集成芯片为 74 0四 -二输入与非门 ,其引脚排列如

8、图 32.6所示。图 3.2.4LS00 引脚排列()测试 74L0四 2 输入与非门得逻辑功能选中 74LS00 一个与非门 ,将其输入端 与 B 分别接至电平输出器插孔 ,由电平输出控制开关控制所需电平值,扳动开关给出四种组合输入。将输出端接至发光二极管得输入插孔,并通过发光二极管得亮与灭来观察门得输出状态。如图3。2。所示 ,其逻辑函数式为 :,将观测结果填入表 3.1 中。+5V表 3.2.1与非门逻辑功能测试表AB141& 32Y7输入输出ABY00图 3.。7与非门逻辑功1能测试图1(2)用 74L0实现或逻辑 :,0写出转换过程逻辑函数式,画出11标明引脚得逻辑电路图,测

9、试其逻辑功能 ,将观测结果填入表 .2 中。表 3.2.2或逻辑功能测试表表 3.2.3数据 表输入输输入输出输入输出出ABYABYAYC001000100000001011110111(3)用 74L 00 实现表 3。002所示得逻辑函数。写出设0计函数式 ,画出标明引脚得逻辑1电路图 ,并验证之、 L 与或非门得逻辑功能及应用(1)测试 LS4 四-332 输入与或非门得逻辑功能7 5引脚排列如图3。28 所示。NC图 3、 874LS54 引脚排列逻辑表达式为 :现要求测试得逻辑函数式为:。接线如图 3。 9 所示 ,用开关改变输入变量 A、B、C、D 得状态 ,给出十六种组合输入 ,

10、通过发光二极管观测输出端 得状态 ,将观测结果填入表。 2.4 中。+5V表 3.2.4与或非逻辑功能测试表114A&12B输入输出输入输出3CD46EYAB CYFG11HD12JI7000000100图 3.。 与或011非门逻辑功能测试图0(2)用 74LS54 与1004S00实现表 .20010所示得逻辑函数。写11出设计函数式 ,画出标01110明引脚得逻辑电路图 ,000并验证之。01113、 L 异或门得0101逻辑功能及应用0111(1)测试 LS600四 2 输入异或门得111逻辑功能1117 S6 引脚排列如图 3。2。10 所示、图。 2。10=1=17LS86

11、 引脚排列74LS86接线如图 3.2。 1所示 ,用开关改变输入变量=1=1A 、B 得状态 ,通过发光二极管观测输出端Y 得状态 ,将观测结果填入表 3。2.5 中、表 3.2.5异或门逻辑功能测试表输入输出AY+5VAB141=13Y027图 3。2.1异或门逻0辑功能测试图(2)用 74LS86 设计一个四位10二进制取反电路。写出设计函数式 ,列出功能表 ,画出标明引脚得逻辑电路图 ,并通过实验验证之、五、实验报告要求、将实验结果填入各相应表中,总结各门电路得逻辑功能。2、总结 TT 门电路与 C S 门电路得多余输入端得处理方法。3、通过本次实验总结TT 及 CMOS 器件得特点及使用得收获与体会。4、TL 与非门得输入端悬空可视为逻辑“1吗”？有何缺点？5、如果与非门得一个输入端接连续脉冲,其余端就是何状态允许脉冲通过 ?就是何状态禁止脉