数字电子时钟课程设计报告

1、1数字电子时钟课程设计报告数字电子时钟课程设计报告题目：数字电子时钟设计学院：工学院年级专业： 农业电气化姓名：学号：指导老师：2目目录录第一章概述41.1 设计任务及要求41.2 系统总体设计方案51.3 器件选择 5第二章课程设计内容102.1 六十进制“秒”计数器设计原理图介绍及所需器件符号102.2 六十进制“分”计数器设计原理图介绍及所需器件符号112.3 二十四进制计数器设计原理图介绍及所需器件符号122.4 秒脉冲电路设计原理图介绍及所需器件符号132.5 校分校时电路设计原理图介绍及所需器件符号 142.6 仿真调试过程142.7 系统整体电路设计15原理图介绍16第三章 心得

2、体会17参考文献17附录：元件清单183摘要：电子钟在现代社会已经使用的非常广泛，伴随着数字电路技术的发展，数字钟的出现，更加方便了大家的生活，同时也大大地促进了社会的进步。数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。数字钟就是由电子电路构成的计时器。是一个将“ 时” ， “分” ，“秒”显示于人的视觉器官的计时装置。它的计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能和、报时、整体清零等附加功能。主电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。秒信号产生器是整个

3、系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准秒信号送入“秒计数器” ， “秒计数器”采用 60 进制计数器，每累计 60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用 60 进制计数器，每累计 60 分钟，发出一个“时脉冲”信号，该信号将被送到 “时计数器” 。 “时计数器” 采用 24 进制计时器， 可实现对一天 24 小时的累计。计数器用的是 74HC161。译码显示电路将“时” 、 “分” 、 “秒”计数器的输出状态送到七段显示译码器译码，通过六位 LED 七段显示器显示出来。整点报时电路时根据计时

4、系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。整体清零电路是根据 74HC161 计数器在 2,3 脚均为 1 时清零的特点用电源， 开关和逻辑门组成的清零电路对“时” 、 “分” 、 “秒”显示数字清零。校时电路时用来对“时” 、 “分” 、 “秒”显示数字进行校对调整的钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。关键词：时分

5、秒、校时、译码、振荡电路4第一章1.11.1 设计任务及要求设计任务及要求数字钟是采用数字电路实现的计时装置，并能将计时结果时、分、秒以数字形式显示。数字时钟显示直观、简单，因此在各领域的使用越来越广泛。数字钟电路是组合逻辑电路和时序逻辑电路的综合应用。目前广泛使用的数字时钟一般是两种: 一种是采用555 定时器构成的多谐振荡电路作为时钟源; 另一种是采用石英晶体为核心的振荡电路作为时钟源。两种方法各有优缺点, 用 555 定时器中的两个运算放大器作为电压的比较器,灵敏度非常高。因此用这种器件构成的多谐振荡器频率稳定, 受电源电压及环境温度的影响很小。缺点是占空比的调节不灵活, 振荡频率不能太

6、高, 一般不超过几百赫兹。石英晶体两端加不同频率的电压信号石英晶体会表现出不同的阻抗值。因此, 对频率要求很高的情况下要采用石英晶体振荡器。本设计将对 555 定时器构成的多谐振荡电路作为时钟源的数字钟进行设计。 多功能数字钟由以下几部分组成： 555 定时器组成的多谐振荡器构成秒脉冲发生器； 校时电路；六十进制的秒、分计数器和二十四进制的时计数器；秒、分、时的数码显示部分等。具体要求如下：本设计用数字电路技术实现时、分、秒计时的装置。通过数字钟的制作进一步了解中小规模集成电路。设计要求：1、时间以 24 小时为一个周期；2、显示时、分、秒，进位准确；3、具有校时功能，可以分别对时、分进行单独

7、校时，使其校正到标准时间；4、设计所需的脉冲电路。设计任务：1、设计并画出电路原理图；2、元器件及参数选择；3、使用 proteus 进行电路仿真；4、在数电实验箱接线及调试；5、在电路板上布局。51.21.2、系统总体设计方案、系统总体设计方案数字钟组成电路的总体框图如下图所示：数字钟的组成框图如图 1 所示分别由显示电路，译码电路，计数器，校时电路，校分电路和脉冲产生电路。1.31.3器件选择器件选择1、74HC16174HC161 是常用的四位二进制可预置的同步加法计数器,为 16 进制芯片。从74HC161 功能表中可以知道，当清零端 CR=“0” ，计数器输出 Q3、Q2、Q1、Q0

8、 立即为全“0” ，这个时候为异步复位功能。当 CR=“1”且 LD=“0”时，在 CP 信号上升沿作用后，74HC161 输出端 Q3、Q2、Q1、Q0 的状态分别与并行数据输入端D3，D2，D1，D0 的状态一样，为同步置数功能。而只有当 CR=LD=EP=ET=“1” 、CP 脉冲上升沿作用后，计数器加 1。74HC161 还有一个进位输出端 CO，其逻辑关系是 CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片74LS161 可以组成 16 进制以下的任意进制分频器逻辑功能表如下：LEDLEDLEDLEDLEDLED译码译码译码译码译码译码译码译码译码译码译码译码

9、时钟时钟时钟时钟分钟分钟分钟分钟秒钟秒钟秒钟秒钟校校时时电电路路秒脉冲发生器秒脉冲发生器6表一、74HC161 逻辑功能CPMRPEEPET工作状态0置零10预置数1101保持110保持（但 C=0）1111计数74HC161 引脚图2 2、555555 集成定时器由四个部分组成：1、基本 RS 触发器：由两个“与非”门组成2、比较器：C1、C2 是两个电压比较器3、分压器：阻值均为 5 千欧的电阻串联起来构成分压器，为比较器 C1 和 C2 提供参考电压。4、晶体管开卷和输出缓冲器：晶体管 VT 构成开关，其状态受Q端控制。输出缓冲器就是接在输出端的反相器 G3，其作用是提高定时器的带负载能

10、力和隔离负载对定时器的影响。7555 芯片内部结构其逻辑框图如下：1&COTHTR+VCCuOD5k5k5kC1C2G1G2G3T+2658437RQQ83.LED3.LED 显示屏LED显示屏是由发光二极管排列组成的一显示器件。 它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前 LED 显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的标志。管脚 1 2 4 5 6 7 9 10 分别接 CD4511 的七个输出端 图形显示如下图所示：LED 显示屏四、功能模块4 4、74HC0074HC00 四个二输入与非

11、门四个二输入与非门95、CD4511(1)特点：具有 BCD 转换、消隐和锁存控制、七段译码及驱动功能的 CMOS 电路能提供较大的拉电流。可直接驱动共阴 LED 数码管。（2）使用方法：其中 a b c d 为 BCD 码输入，a 为最低位。LT 为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8” ，各笔段都被点亮，以检查显示器是否有故障。BI 为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1 端应加高电平。另外 CD4511 有拒绝伪码的特点，当输入数据越过十进制数 9(1001)时，显示字形也自行消隐。LE 是锁存控制端，高电平时锁存，低电平时传输数据

12、。ag 是 7 段输出，可驱动共阴 LED 数码管。（3）引脚功能A0A3：二进制数据输入端/BI：输出消隐控制端LE：数据锁定控制端/LT：灯测试端YaYg：数据输出端CD4511 引脚图10第二章 课程设计内容2.12.1六十进制六十进制“秒秒”计数器设计计数器设计1 所需器件两片集成计数器 74HC161，两个 LED 显示屏，两个 74HC00 与非门。2 设计方法及原理图六十进制秒计数器，它由两块中规模集成十六进制计数器 74HC161，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，如下图所示六十进制计数器。112.2 六十进制“分”计数器设计2.2 所需器件与六十

13、进制“秒”计数器所用器件相同。2.22.2 原理图六十进制分计数器，它由两块中规模集成十六进制计数器 74HC161，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，如下图所示六十进制计数器。六进制采用的是置零法，其变化范围为 05，当第六个脉冲到来的瞬间置零，构成六进制计数器。与六十进制秒计数器相同。122.32.3 二十四进制计数器设计二十四进制计数器设计2.32.3 所需器件所需器件两块中规模集成十六进制计数器 74HC161，两个 LED 显示屏，两个 74HC00 与非门。2.32.3 原理图原理图二十四进制时计数器，它由两块中规模集成十进制计数器 74HC161，一

14、块组成四进制，另一块组成二进制。组合起来就构成二十四进制计数器，同理，各片均采用置零法。132.42.4秒脉冲电路设计秒脉冲电路设计秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，本系统的振荡器采用由 555 定时器与 RC 组成的多谐振接通电源后，电容 C1被充电，vC 上升，当 vC 上升到大于 2/3VCC 时，触发器被复位，放电管 T 导通，此时 v0 为低电平， 电容C1 通过R2和T 放电， 使vC下降。 当vC 下降到小于1/3VCC时， 触发器被置位， v0 翻转为高电平。 电容器 C1 放电结束,所需的时间为 0.7CR2当 C1 放电结束时，T 截止，V

15、CC 将通过 R1、R2 向电容器 C1 充电，vC 由 1/3VCC上升到 2/3VCC 所需的时为：0.7（R1+R2)C.当 vC 上升到 2/3VCC 时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为1.43/(R1+2R2)C.本设计中，由电路图和 f 的公式可以算出，微调 R3=4OOk 左右，其输出的频率为 f=1Hz所需器件：电阻 R1，R3（阻值大小见图） ，NE555 计数器，电容 C1，C2（电容值大小见图）2.42.4 电路图如下电路图如下142.52.5 校分校时电路设计校分校时电路设计在刚刚开机接通电源时，由于时、分为零，所以，需进

16、行调整。置开关在手动位置，分别对时、分进行单独计数，计数脉冲由秒脉冲输入。部分截图如下图a. 如果闭合右边开关 SW2，秒脉冲输入分计数器，从而实现对分的校准。b. 如果闭合左边开关 SW1，分脉冲输入时计数器，从而实现对时的校准。2.62.6 仿真过程仿真过程电路的连接与仿真是我们这次课程设计的主要任务之一，也是整个过程的最难的阶段。仿真这部分工作在 proteus 仿真软件上进行。对于电路的仿真分为几个部分，分别对电路各个部分的功能都进行仿真调试之后，每连接一部分都要调试一次，才能确保最后的成功。 proteus 这个仿真软件以前用的很少，对它的基本仿真过程不是很了解，而且有些器件的位置也

17、不是很明确，只能一边学习，一边仿真，过程很慢但收获很多。基本过程：1、按照电路原理图将仿真分成几部分依次连接电路并调试；2、连接 NE555 振荡电路并调试，观察发出的是否是 1Hz 的信号；3、连接 60、24 进制计数器电路并调试，观察是否符合要求；154、连接校时电路观察校时电路是否合格；5、将振荡电路输出的信号连接到计数器电路，观察时钟是否正常运行；2.72.7系统整体电路设计系统整体电路设计本次设计的总体电路整体工作原理大体描述如下：1.首先，由 555 定时器组成一个多谐振荡器得到 1HZ 的秒脉冲，秒脉冲发生器的输出端接到秒计数器个位的时钟输入端。2.数字时钟的分、秒计数部分均为

18、六十进制计数器（显示 0059） ，采用两片 74LHC161 来实现。个位为十进制，十位为六进制，当个位计数到 9 时，再来一个脉冲变成 0，同时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为二十四进制计数器（显示 0023） ，也是采用两片74HC161 实现。当开始计数时，个位按十进制计数，当计到 23 时，这时再来一个脉冲，回到“零” 。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清 0，图中采用了两个与非门，与非门输入端接片一的 Q1 与片二的 Q2 然后接两片 74HC161 的清零端， 第二片 74HC161

19、接成十进制。当秒计数器计到 59 时，再来一个脉冲变成 00，同时产生一个进位信号给分计数器的 CP 输入端；当分计数器计到 59 时，再来一个脉冲变成 00，同时产生一个进位信号给时计数器的 CP 输入端；当时计数器计到 23 时，再来一个脉冲变成 00。利用 proteus 软件对整个电路进行仿真，分别对每一部分调试仿真，仿真后所得整体电路图如下所示：16第三章心得体会1 1 设计体会设计体会通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念， 要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。由于自己水平