SERDES电路设计的一点想法

1、简介随着电子行业技术的发展，特别是在传输接口的发展上，IEEE1284被USB接 口取代，PATA被SATA取代，PCI被PCI-Express所取代，无一都证明了传 统并行接口的速度已经达到一个瓶颈了，取而代之的是速度更快的串行接口，于 是原本用于光纤通信的Se rDe s技术成为了为高速串行接口的主流。串行接 口主要应用了差分信号传输技术,具有功耗低、抗干扰强，速度快的特点，理论上 串行接口的最高传输速率可达到10Gb p s以上。SERDES是英文SERializer（串行器）/DE Se rial i zer（解串器）的简称。它 是一种主流的时分多路复用（T DM）、点对点（P 2P）

2、的串行通信技术。即在发送 端多路低速并行信号被转换成高速串行信号，经过传输媒体（光缆或铜线），最 后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术 充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数U,从而大大 降低通信成本。这种点对点的通信技术可以提升信号的传输速度，并且降低通信 成本。分类Ser D es结构大致可以分为四类： 并行时钟Ser Des：将并行宽总线串行化为多个差分信号对，传送与数据并联 的时钟。容易实现。8B/10B编码SerDes：将每个数据字节映射到10 b it代码，然后将其串行化为 单一信号对。10位代码是这样定义的:为接收器时钟恢复提

3、供足够的转换，并且 保证直流平衡（即发送相等数量的T '和0'）。这些属性使8B/1 0 BSe r De s能够在有损耗的互连和光纤传输中以较少的信号失真高速运行；嵌入式时钟SerD es：将数据总线和时钟串化为一个串行信号对。两个时钟位, 一高一低，在每个时钟循环中内嵌串行数据流，对每个串行化字的开始和结束成 帧，因此这类S erDes也可称为“开始-结束位SerDes”，并且在串行流中建 立定期的上升边沿。山于有效负载夹在嵌入式时钟位之间，因此数据有效负载字 宽度并不限定于字节的倍数；位交错SerDes：将多个输入串行流中的位汇聚为更快的串行信号对。SERDES技术最早应

4、用于广域网（WAN）通信。国际上存在两种广域网标准:一种 是SONET,主要通行于北美；另一种是SDH,主要通行于欧洲。这两种广域网标准 制订了不同层次的传输速率。万兆（0C-192）r域网已在欧美开始实行，中国大陆已升级到2. 5千兆（0C-48）水平。SERDES技术支持的广域网构成了国际 互联网络的骨干网。基于SE RDES的设计增加了带宽，减少了信号数量，同时带来了诸如减少布线 冲突、降低开关噪声、更低的功耗和封装成本等许多好处。而SERDES技术的 主要缺点是需要非常精确、超低抖动的元件来提供用于控制高数据速率宙行信号 所需的参考时钟。即使严格控制元件布局，使用长度短的信号并遵循信号

5、走线限 制，这些接口的抖动余地仍然是非常小的。基于8b/10b编码技术的SerDes接口电路设计（题名和副趣名）李永乾（作者姓名）指导教师姓名李平教授博导电子科技大学成都该论文是对se r des接口电路进行设讣的入门资料，要精读。以下是对其重要部 分的节选。（一）Serde s接口的作用和地位?协议 设备数据解包数据解帧t数据成包数振成桢厂SerDesD：发送端RXV丿物理层 设备忙道RXSerDesTX接收端IJ（二）Ser des接口的四种不同架构及其区别TbitLVDSV. I地址总Tbit控制总红Jbit输入寄存器PLLIXClXZ>>O< 工 XTXZXZXTXT

6、X2一/图2-2并行时钟SerDes结构h 7 解复用53输出寄存器亍I; i?bit发送器I.VDS1TL多路复用益 / 门 | 乂=><0<00x_°°图2-3 lSbit嵌入时钟SeiDes发送器及其发送的為流參考时钟1图2-4 Sb/lOb SerDes发送器和其发送的码流TTLXZXX2ZXXZXXZZXXTXXXXTXXJLX1 25GbpsLVDS输入寄存器发送器 5Gbps CML多路复用器625MUz参考时钟图2-5位交错SerDes的应用举例我们将以8b/l 0 b SerDes接口电路的设计为目标，争取用半年的时 间完成其基本设计，然

7、后再进行不断改进和优化。（三）8b/l 0 b SerDes接口电路的总体结构:图26典型的8b/10b SerDes 5构R R行弓II串伫输SerDes接口具有多种功能模式，可以适应不同应用环境的需要。这些功能模式 包括关断模式，工作模式和测试模式等。（四）8b / 10b Se r Des接口电路的组成分析性能指标:0105-Q4-00-g图2-8眼图Q2-顶层电路和端口信号:loopentkmsbl_dataz"tklsb-178 输入奇存器1()RI )/101) 编码码器PRBS产生H2: 1MUX并串转换发送器卜PRE ctikpTKNT_clk . PRBSen-rk

8、lbb vR_clk RdatarkrasbPl.l.PRBS检验ZComnn 检测8b 力 Ob 解码器10.JI)一1-X2;MlfB 810屮并转换数了模块4CDRen2： 1检测MIJX2： 1MIJXRXNRXP图3-1 Sb/lOb SeiDes系统框图电路模块包括：发送通路：输入寄存器.Sb/lOb编码器，多路选择器，并串转换，发送器，发送 时钟产生接收通路:接收器，接收时钟恢复，多路选择,串并转换，解码，逗点检测，输出 寄存器其他：PRBS产生和检测，环回检测，关断模式，信号丢失检测，预加重(均衡) 等。端口信号包括：T_clk, T_d a ta, TxP, TxN, RXP

9、, RXN, R_ c1 k, R da t aPRB S en, loop en, C D Re n, PR E c t r表31 8b/10b SerDes端口定义序号称类型功能描述1AVDDI模拟电路电源端口?DVDDI数字电路电源端口3AGNDI模拟电路地端口4DGNDI数字电路地端口5T data15:0I发送器并行数据输入6tkmsb1高字节控制字标示信号7tklsbI低字节控制字标示信号8T clkI输入参考时钟信号，与T data同步9enableI芯片使能信号10loopeiiI坏路测试使能信号11PRBSen1BIST测试使能12CDRenI时钟数据恢复电路使能信号13PR

10、E ctiI预加重控制信号,控制预加重幅度14RXP、RXNI串行数据输入端15TXP、TXN0串行数据输出端16RJata15:00接收器并行数据输出17Rclk0输出并行数据同步时钟18lkinsb0高字节控制字标示信号19lklsb0低字节控制字标示信号8b/10b SerDes扱;隽块块窝建数？槐块时钟尖块接收誥攻供号損先松测发送誥 以矗加走电傅討钟令成器j佯敖抓惋"低連数？栈決图32芯片模块分类3, 分电路描述发送时钟产生电路：主要基于锁相环技术PLLo接收时钟恢复电路(CDR):该电路是设计重点和难点。重点关注过采样拓扑结 构或相位插值拓扑结构。 8 b /10b编码和解

11、码电路:学习相应协议进行数字电路设计即可。 Comma检测器电路：学习相应原理进行数字电路设计即可。 PRBS发送和检测电路:学习相应原理进行数字电路设计即可。发送器及预加重电路：比较LVDS和CML电路的优缺点，重点放在CML电 路的设计。接收器及信号损失检测电路:比较LVDS和CM L电路的优缺点，重点放在CML 电路的设计。串并转换和并串转换电路： 高速多路选择器电路： 以上所有模块根据设计技术或工具的不同，可分为以下三类：数字电路设计：8b/ 1 Ob编码和解码电路、Comma检测器电路、PRBS发送 和检测电路模拟电路设计：发送器及预加重电路、接收器及信号损失检测电路、串并转 换和并

12、串转换电路、高速多路选择器电路数模混合电路设计:发送时钟产生电路，接收时钟恢复电路(CDR)（五）8b/l Ob SerDes接口电路设计所需软件工具及技能数字电路设计： Ve r i log语言、De b bu s y代码调试软件、Mo d e Is i m电 路仿真软件、Design Compiler电路综合软件。模拟电路设计：Ca d en c e公司的Vir t uos o电路设讣软件和S p ectre电路仿 真软件数模混合电路设计：NC-Veri log电路仿真软件（六）8b/10 b SerDes接口电路设计工作计划和任务分配用一个月左右的时间完成Serde s基本知识的准备和资

13、料收集，并形成个人工作 计划,然后用一两个月的时间去完成相应设计，再用一个月的时间进行总体电路 的拼装和验证等。总之，要在半年时间里完成该电路的基本设计。为此，曲姚亚峰、曹永敬、陈登、欧阳靖、谭宇组成攻关小组，每周或每两周要 定期进行工作进展汇报。各人分工情况如下：姚亚峰：负责项LI总体设计和检查督促工作，进行技术指导等。曹永敏:负责发送时钟产生电路，接收时钟恢复电路（CDR）的资料收集和阅读, 形成个人工作计划，最终负责完成发送时钟产生电路，接收时钟恢复电路（CD R ） 的设计。陈登：负责发送器及预加重电路、接收器及信号损失检测电路、串并转换和并吊 转换电路、高速多路选择器电路的资料收集和阅读，形成个人工作计划，最终负责 完成发送器及预加重电路、接收器及信号损失检测电路、串并转换和并串转换电 路、高速多路选择器电路的设计。欧阳靖：负责8b/I Ob编码和解码电路的资料收集和阅读，形成个人工作计划, 最终负责完成8 b / 10 b编码和解码电路的设计。谭宇:负责Comma检测器电路、PRBS发送和检测电路的资料收集和阅读，形成 个人工作计划，最终负责完成Comma检测器电路、PRBS发送和检测电路的设讣。具体工作计划或进展要求：1）9月9日前将找个时