第8章 时序逻辑电路功能器件 新x

1、 寄存器寄存器8.18.1 计数器计数器8.28.2 功能器件的功能器件的VerilogHDLVerilogHDL实现实现8.38.3第第8 8章章 常用时序逻辑功能器件常用时序逻辑功能器件 寄存器寄存器(1)(1)寄存器寄存器用于寄存一组二值代码，广泛地用于数字系统和数字计算机中。用于寄存一组二值代码，广泛地用于数字系统和数字计算机中。寄存器一般用寄存器一般用D D触发器构成；触发器构成；u 什么是寄存器？什么是寄存器？u 寄存器的构成寄存器的构成u 寄存器的分类寄存器的分类一个一个触发器只能存放触发器只能存放一位一位二进制数，存放二进制数，存放N N位位二进二进制数的寄存器需由制数的寄存器

2、需由N N个个触发器构成触发器构成 。 分类分类数码寄存器数码寄存器移位寄存器移位寄存器 - -存储二进制数据或者代码。存储二进制数据或者代码。 - -在存储的同时，可对数据进行移在存储的同时，可对数据进行移位操作。位操作。 左移左移右移右移双向双向寄存器寄存器(2)(2)数码寄存器数码寄存器集成数码寄存器集成数码寄存器74LSl75 74LSl75 ：数码寄存器数码寄存器存储二进制数码的时序电路功能件存储二进制数码的时序电路功能件D D0 0D D3 3是并行数据输入端，是并行数据输入端，Q Q0 0Q Q3 3是并行数据输出端。是并行数据输出端。74LS17574LS175的功能的功能:

3、: 是异步清零控制端是异步清零控制端, ,DRCPCP为时钟脉冲端为时钟脉冲端, ,寄存器寄存器(3)(3)数码寄存器数码寄存器一、右移寄存器一、右移寄存器（1 1）用）用D D触发器（也可用触发器（也可用JKJK触发器）触发器） （2 2）驱动方程）驱动方程 D0=DIR D1=Q0 D2=Q1 D3=Q2 （3 3）逻辑电路图）逻辑电路图 1DC1FF01DC1FF11DC1FF21DC1FF3Q1Q2Q3Q0CPDIR思考：用思考：用JKJK触发器如何实现上述电路？触发器如何实现上述电路？ 串行数据串行数据输入端输入端 移位寄存器移位寄存器不但可以寄存数码，而且在移位脉冲作不但可以寄存数

4、码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动用下，寄存器中的数码可根据需要向左或向右移动1 1位。位。寄存器寄存器(4)(4)移位寄存器移位寄存器（4 4）动作特点）动作特点 设移位寄存器的初始状态设移位寄存器的初始状态Q Q0 0Q Q1 1Q Q2 2Q Q3 3=0101=0101，D DIRIR的输入为的输入为1 1。 0101Q1Q2DIRQ3Q0110101 溢出溢出在在CPCP脉冲作用下，数据右移一位。脉冲作用下，数据右移一位。 寄存器寄存器(5)(5)移位寄存器移位寄存器 （5 5） 列出状态转换表列出状态转换表并行输出并行输出串行输出串行输出nDIRQ=+

5、10nQQ011=+nQQ112=+nQQ213=+11 0 0 0 020 1 0 0 031 0 1 0 041 1 0 1 050 1 1 0 160 0 1 1 070 0 0 1 180 0 0 0 1 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0 0 1 0 0 0 0 0 0 0CPRS90 0 0 0 00123Q Q Q Q11110123nnnnQQQQ+D DIRIR寄存器寄存器(6)(6)移位寄存器移位寄存器（6 6）工作波形）工作波形 设移位寄存器的初始状态设移位寄存器的初始状态Q Q0 0Q Q1 1Q Q2 2Q Q3 3=000

6、0=0000，D DIRIR的输入代码为的输入代码为10111011，请画出各触发器输出端在移位过程中的波形。，请画出各触发器输出端在移位过程中的波形。 tttQ0Q1Q2Q30000t00001010100001001011DIRCP0t0t1101并行输出并行输出 在在4 4个移位脉冲作用下，输入的个移位脉冲作用下，输入的4 4位串行数码位串行数码10111011全部存入了寄全部存入了寄存器中。这种输入方式称为存器中。这种输入方式称为串行输入并行输出方式串行输入并行输出方式。寄存器寄存器(7)(7)移位寄存器移位寄存器二、左移寄存器二、左移寄存器 （1 1）用）用D D触发器；触发器； （

7、2 2）驱动方程）驱动方程 D D0 0= =Q Q1 1 D D1 1= =Q Q2 2 D D2 2= =Q Q3 3 D D3 3= =D DILIL （3 3）逻辑图）逻辑图 DILQ0FF0Q1FF1Q2FF2Q3C11DCPC11DC11DC11DFF3串行数据输串行数据输入端入端寄存器寄存器(8)(8)移位寄存器移位寄存器S0110221332IRILDSDSQDSQSQDSQSQDSQSD=+=+=+=+ 将前面的右移和左移寄存器组合起来，并引入一控制端便构成既可左移又可右移的双向移位寄存器其中S=1实现右移 S=0实现左移 三、双向寄存器三、双向寄存器( (左移、右移）左移、

8、右移） 寄存器寄存器(9)(9)移位寄存器移位寄存器驱动方程为：驱动方程为： 四、集成移位寄存器（并行置数、左移、右移、保持）四、集成移位寄存器（并行置数、左移、右移、保持） （1 1）用）用D D触发器触发器 ；（2 2）增加两根控制信号）增加两根控制信号S S1 1、S S0 0，用以控制寄存器的功能：，用以控制寄存器的功能： S1 S0 功能功能 0 0 保持保持 0 1 右移右移 1 0 左移左移 1 1 并行置数并行置数 （3 3）驱动方程）驱动方程 010010101100IRPS S QS S DS S QS S D=+1101100102101PS S QS S QS S QS

9、 S D=+2102101103102PS S QS S QS S QS S D=+310310210103ILPS S QS S QS S DS S D=+以上以上4 4个方程可以用个方程可以用4 4个四选一的数据选择器来实现。个四选一的数据选择器来实现。 寄存器寄存器(10)(10)移位寄存器移位寄存器（4 4）逻辑电路图（见教材）逻辑电路图（见教材P187P187） 其中，其中，DIR为右移串行输入端，为右移串行输入端，DIL为左移串行输入端。为左移串行输入端。当当S1S0=10时，时， ，实现左移操作。，实现左移操作。 当当S1S0=01时，时， ，实现右移操作；，实现右移操作；寄存器

10、寄存器(11)(11)移位寄存器移位寄存器0123IL123PQPQPQPD=，0IR123012PDPQPQPQ=，四位通用型集成移位寄存器四位通用型集成移位寄存器74LS194A74LS194A逻辑符号逻辑符号74LS194A74LS194A功能表功能表移位脉移位脉冲输入冲输入异步异步清零清零右移串行右移串行数码输入数码输入左移串行左移串行数码输入数码输入并行数码输入并行数码输入并行数码输出并行数码输出工作工作方式方式控制控制 寄存器寄存器(12)(12)移位寄存器移位寄存器74LS194A详细功能表：详细功能表：11110123nnnnQQQQ+寄存器寄存器(13)(13)移位寄存器移位

11、寄存器扩展应用（四位扩展应用（四位 八位）八位）寄存器寄存器(14)(14)移位寄存器移位寄存器一、四位一、四位环形计数器环形计数器 （1 1）逻辑图）逻辑图 （2 2）完整的状态图）完整的状态图 移位寄存器型环形计数器（移位寄存器型环形计数器（1） 4位环型计数器由4位移位寄存器组成，其输入方程为DIR=Q3，根据移位规律作出完全状态图如上页所示。电路的起始状态为Q0Q1Q2Q3=1000，则电路中循环移位一个 1，环为有效循环。可见，四位环型计数器实际上是一个模 4 计数器。环型计数器结构很简单，但它的状态利用率低，n个触发器或个触发器或n位移存器只能构成位移存器只能构成n进制的计数器，有

12、进制的计数器，有(2n-n)个无效状态。个无效状态。 移位寄存器型环形计数器（移位寄存器型环形计数器（2）能自启动能自启动环形计数器环形计数器 （1 1）逻辑图）逻辑图 （2 2）完整的状态图）完整的状态图 移位寄存器型环形计数器（移位寄存器型环形计数器（3）二、四位扭环二、四位扭环形计数器形计数器 （1 1）逻辑图）逻辑图 （2 2）完整的状态图）完整的状态图 移位寄存器型环形计数器（移位寄存器型环形计数器（4） n位移位寄存器可以组成位移位寄存器可以组成2n模（模（2n进制）进制）的的扭环形计数器，状态利用率比环形计数器提高一扭环形计数器，状态利用率比环形计数器提高一倍，另外电路在每次状态

13、转换时只有一位触发器倍，另外电路在每次状态转换时只有一位触发器状态发生改变。状态发生改变。 移位寄存器型环形计数器（移位寄存器型环形计数器（5）例：分析下面电路，列出在例：分析下面电路，列出在CPCP脉冲作用下电路的输出脉冲作用下电路的输出序列信号（序列信号（Y Y）。）。解：解：CC40194CC40194组成组成3 3位扭环形计数器位扭环形计数器Q Q2 2Q Q1 1Q Q0 0:000:000001 001 011 111 110 100 000,011 111 110 100 000,因此因此74LS15174LS151输出输出Y=DY=D0 0D D1 1D D3 3D D7 7D

14、 D6 6D D4 4=111100=111100。移位寄存器型环形计数器（移位寄存器型环形计数器（6）计数器计数器(1)(1)一、计数器的概念一、计数器的概念l 功能：功能： l 特点：特点： l 应用：应用： 一个具体的计数器能够记忆一个具体的计数器能够记忆输入脉冲的数目输入脉冲的数目，能实现计数操作的电子电路称为计数器。能实现计数操作的电子电路称为计数器。记忆输入记忆输入CPCP脉冲个数脉冲个数的操作叫做计数，的操作叫做计数，通常为通常为MooreMoore型型电路。电路。是任何数字仪表乃至数字系统中不可缺少的组是任何数字仪表乃至数字系统中不可缺少的组成部分。成部分。l 计数器的计数长度

15、计数器的计数长度也称为计数器的计数也称为计数器的计数容量容量或计数器的或计数器的模模。计数器计数器(2)(2)二、计数器的分类二、计数器的分类按进位制分：按进位制分： 控制电路控制电路任意进制任意进制按逻辑功能分：按逻辑功能分： 按触发器的动作特点分：按触发器的动作特点分：二进制二进制加法加法计数器计数器 同步同步计数器计数器十进制十进制减法减法计数器计数器可逆可逆计数器计数器异步异步计数器计数器任意进制任意进制三、计数器的组成三、计数器的组成N N个触发器个触发器若干门电路若干门电路计数器的模计数器的模 2 2N N 同步计数器同步计数器(1(1) )由于该计数器的翻转规律性较强，只需用由于

16、该计数器的翻转规律性较强，只需用“观察法观察法”就可设计出电路：就可设计出电路：一、同步二进制计数器一、同步二进制计数器1. 1. 模模2 2n n同步加法计数器同步加法计数器l 以以1616进制计数器为例，其状态转换规律为：进制计数器为例，其状态转换规律为：Q Q0 0每来一个每来一个CPCP脉冲脉冲翻转翻转一次；一次； Q Q1 1只有当只有当Q Q0 0为为1 1时时翻转翻转，其余，其余保持保持； Q Q2 2只有当只有当Q Q1 1、Q Q0 0同时为同时为1 1时时翻转翻转，其余，其余保持保持。 1nQTQTQ+=+T T 触发器的状态方程触发器的状态方程 1nQQ+=当当T=1T=

17、1时时 当当T=0T=0时时 1nQQ+=Q Q3 3只有当只有当Q Q2 2 、Q Q1 1、Q Q0 0同时为同时为1 1时时翻转翻转，其余其余保持保持。 l 模模2 2n n同步加法计数器的构成规律同步加法计数器的构成规律: : （2 2）令）令T T0 0=1=1，T T1 1= =Q Q0 0，T T2 2= =Q Q1 1Q Q0 0，T T3 3= =Q Q2 2Q Q1 1Q Q0 04 4位同步二进制加计数器逻辑图位同步二进制加计数器逻辑图 （1 1）用）用T T触发器构成，既可上升沿触发也可下降沿触发；触发器构成，既可上升沿触发也可下降沿触发； 同步计数器同步计数器(2 (

18、2 ) )FFFF0 0：每来一个：每来一个CPCP，向相反的状态翻转一次；所以选向相反的状态翻转一次；所以选J J0 0= =K K0 0=1=1。FFFF1 1：当：当Q Q0 0=1=1时，来一个时，来一个CPCP，向相反的状态翻转一次；所以选向相反的状态翻转一次；所以选J J1 1= =K K1 1= = Q Q0 0 。FFFF2 2：当：当Q Q1 1Q Q0 0=1=1时，时， 来一个来一个CPCP，向相反的状态翻转一次；所以选向相反的状态翻转一次；所以选J J2 2= =K K2 2= = Q Q1 1Q Q0 0FFFF3 3： 当当Q Q2 2Q Q1 1Q Q0 0=1=

19、1时，来一个时，来一个CPCP，向相反的状态翻转一次；所以选向相反的状态翻转一次；所以选J J3 3= =K K3 3= = Q Q2 2Q Q1 1Q Q0 0同步计数器同步计数器(3 (3 ) )由图可得，各触发由图可得，各触发器的驱动方程：器的驱动方程：0001110222103332101JKTJKTQJKTQQJKTQ QQ=100111010122102101332103210nnnnQQQQQQ QQQ QQQ QQQQ Q QQQ Q QQ+=+=+=+状态方程：状态方程：输出方程：输出方程：3210CQ Q QQ=十六进制加法计数器的状态图十六进制加法计数器的状态图00000

20、00100100011011001110100010110001001101010111100110111101111 由时序图可以看出，由时序图可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分别是计数脉冲的周期分别是计数脉冲( (CP) )周期的周期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，倍，也就是说假设计数脉冲的频率为也就是说假设计数脉冲的频率为f，则则Q0 0、Ql、Q2 2、Q3 3端输出脉冲的频率依次为端输出脉冲的频率依次为f/2、f/4、f/8、f/16。因而计数器也可作为分频器。因而计数器也可作为分频器。同步计数器同步计数器(4 (4 ) )十六进制加法计数器

21、的时序图十六进制加法计数器的时序图同步计数器同步计数器(5 (5 ) )2. 2. 模模2 2n n同步减法计数器同步减法计数器 分析分析4 4位二进制同步减法计数器的状态表，很容易看出二进制同步减位二进制同步减法计数器的状态表，很容易看出二进制同步减法计数器构成规律：法计数器构成规律：（1 1）用）用T T触发器；触发器； （2 2）令）令 0123012010,1QQQTQQTQTT=同步计数器同步计数器(6 (6 ) )3.3.模模2 2n n同步加减计数器同步加减计数器 （1 1）用）用T T触发器；触发器； （2 2）令）令 010120010, 1QQXQXQTQXXQTT+=+=

22、, 当控制信号当控制信号X X=0=0时，时，FFFF1 1FFFF3 3中的各中的各T T端分别与低位各触发器端分别与低位各触发器的端相连，作减法计数。从而实现加减。的端相连，作减法计数。从而实现加减。Q 当控制信号当控制信号X X=1=1时，时，FFFF1 1FFFF3 3中的各中的各T T端分别与低位各触发器端分别与低位各触发器的的Q Q端相连，作加法计数。端相连，作加法计数。同步计数器同步计数器(7 (7 ) )l4 4位二进制同步加法计数器位二进制同步加法计数器7416174161逻辑图逻辑图4.4.集成同步二进制计数器举例集成同步二进制计数器举例同步计数器同步计数器(9 (9 )

23、)同步计数器同步计数器7416174161具有以下功能：具有以下功能： 二进制加法计数；二进制加法计数； 同步并行预置数；同步并行预置数；C C为进位输出端。为进位输出端。 保持。保持。 异步清零；异步清零； 所有的触发器采用同一时钟信号。所有的触发器采用同一时钟信号。外部外部CPCP脉冲为上升沿触发。脉冲为上升沿触发。 （1 1）异步清零功能）异步清零功能 异步清零功能。异步清零功能。当当 Rd=0Rd=0时，时，Q Q3 3Q Q2 2Q Q1 1Q Q0 0=0000 =0000 。0 00 0计数器计数器(10 (10 ) )同步计数器同步计数器（2 2）同步并行置数功能）同步并行置数

24、功能 （Rd=1,LD=0Rd=1,LD=0时）时） 1011101110000000000nQJ QK QD QD QD+=+=+=011111111D2D2D1D1D3D3D0D0计数器计数器(11 (11 ) )同步计数器同步计数器（3 3）同步二进制加法计数器）同步二进制加法计数器 （Rd=1,LD=1Rd=1,LD=1时）时） 0111111111计数器(12 (12 )同步计数器（4 4）保持功能（）保持功能（ Rd=1,LD=1Rd=1,LD=1时，时，EP ET=0EP ET=0时时）进位输出进位输出00000计数器计数器(13 (13 ) )同步计数器同步计数器l 74161

25、 74161的逻辑符号的逻辑符号l 74161 74161的功能表的功能表Q0 Q1 Q2 Q3D0 D1 D2 D374161 CPEPETCOLDRd计数器计数器(14 (14 ) )同步计数器同步计数器 计数器计数器(15 (15 ) )同步计数器同步计数器l 应用应用 1CP 实现同步二进制加计数实现同步二进制加计数 Q0 Q1 Q2 Q3D0 D1 D2 D374161 CPEPETCOLDRd1110 0 0 0A B C D计 数保 持 保 持 0 1 0 A B C D 1 1 1 1 1 1 0 1 1 0 Rd LD ET EP CP D0 D1 D2 D3 Q0 Q1 Q

26、2 Q3计数计数0000000101000011001010101001100001110110010111111110110111001011Q3Q2Q1Q0 计数器计数器(16 (16 ) )同步计数器同步计数器5. 45. 4位同步可逆十六进制计数器位同步可逆十六进制计数器74LS19174LS191二、二、 同步十进制加法计数器同步十进制加法计数器 计数器计数器(17 (17 ) )同步计数器同步计数器用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（一）写出方程式：（一）写出方程式： 驱动方程：驱动方程：10=J10=K13

27、0JQ Q=10KQ=210JQ Q=210KQ Q=3210JQ Q Q=30KQ=输出方程：输出方程：30CQ Q=计数器计数器(18 (18 ) )同步计数器同步计数器将各驱动方程代入将各驱动方程代入JKJK触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程： 130JQ Q=10=J10=K10KQ=210JQ Q=210KQ Q=3210JQ Q Q=30KQ=1000000nQJ QK QQ+=+=11111130101nQJ QK QQ Q QQ Q+=+=+122222102102nQJ QK QQ Q QQ Q Q+=+=+133333210303

28、nQJ QK QQ Q Q QQ Q+=+=+计数器计数器(19 (19 ) )同步计数器同步计数器 设初态为设初态为Q Q3 3Q Q2 2Q Q1 1Q Q0 0=0000=0000，代入次态方程进行计算，得状态转，代入次态方程进行计算，得状态转换表如表所示。换表如表所示。（二）作状态转换表，状态图，时序表（二）作状态转换表，状态图，时序表计数器计数器(20 (20 ) )同步计数器同步计数器231 0QQQ Q0000100001000011000100101001010101100111CPQ0Q1Q2Q312345678910作状态图及时序图作状态图及时序图计数器计数器(21 (21

29、 ) )同步计数器同步计数器 由于电路中有由于电路中有4个触发器，它们的状态组合共有个触发器，它们的状态组合共有16种。而在种。而在8421BCD码计数器中只用了码计数器中只用了10种，称为有效状态。其余种，称为有效状态。其余6种状态种状态称为无效状态。称为无效状态。2310QQQ Q0000100001000011000100101001010101100111101010111101110011111110有效循环（三）检查电路能否自启动（三）检查电路能否自启动 用同样的分析的方法分别求出用同样的分析的方法分别求出6种无效状态下的次态，得到完整种无效状态下的次态，得到完整的状态转换图。的状

30、态转换图。1000000nQJ QK QQ+=+=11111130101nQJ QK QQ Q QQ Q+=+=+122222102102nQJ QK QQ Q QQ Q Q+=+=+133333210303nQJ QK QQ Q Q QQ Q+=+=+可见，该计数器能够自启动。可见，该计数器能够自启动。计数器计数器(22 (22 ) )同步计数器同步计数器u 集成十进制计数器举例集成十进制计数器举例（1 1）同步十进制加法计数器）同步十进制加法计数器7416074160 计数器计数器(23) (23) ) )异步计数器异步计数器一、异步二进制计数器一、异步二进制计数器1. 1. 模模2 2n

31、 n异步加法计数器异步加法计数器 加加1 1计数采用从低位到高位逐位进位的工作方式，构成规律：计数采用从低位到高位逐位进位的工作方式，构成规律： （1 1）用）用TT触发器构成；触发器构成； （2 2）若触发器要求用下降沿触发，则应用前级的）若触发器要求用下降沿触发，则应用前级的Q Q作为作为下级的下级的cpcp若触发器；若要求用上升沿触发，则应用前级若触发器；若要求用上升沿触发，则应用前级Q Q作为下级的作为下级的CPCP。 计数器计数器(24 (24 ) )异步计数器异步计数器由时序图可以看出，由时序图可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分别是计数脉冲的周期分别是计数脉冲(

32、(CP) )周周期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计数器也可作为分频器。倍，因而计数器也可作为分频器。CPQ0Q1Q2Q3用用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。计数器计数器(25 (25 ) )异步计数器异步计数器2. 2. 模模2 2n n异步减法计数器异步减法计数器用用4 4个上升沿触发的个上升沿触发的D D触发器组成的触发器组成的4 4位异步二进制减法计数器。位异步二进制减法计数器。（1 1）用）用TT触发器构成；触发器构成； （2 2）若触发器要求用上升沿触发，则应用前级）若触发器要求用上升沿触发，则应用前级

33、Q Q作为下级作为下级 的的 CPCP，若触发器要求用下降沿触发，则应用前级的，若触发器要求用下降沿触发，则应用前级的 Q Q作作为下级的为下级的CPCP。计数器计数器(26 (26 ) )异步计数器异步计数器231 0QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q3二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号

34、（减计数）之后才能实现，产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。所以工作速度较低。计数器计数器(27 (27 ) )异步计数器异步计数器CPCP2 2= =Q Q1 1 （当（当FFFF1 1的的Q Q1 1由由1010时，时，Q Q2 2才可能改变状态。）才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（一）写出各逻辑方程式。（一）写出各逻辑方程式。 时钟方程：时钟方程： CPCP0 0= =CPCP （时钟脉冲源的下降沿触发。）（时钟脉冲源的下降沿触发。）CPCP1 1= =Q

35、Q0 0 （当（当FFFF0 0的的Q Q0 0由由1010时，时，Q Q1 1才可能改变状态。才可能改变状态。) )CPCP3 3= =Q Q0 0 （当（当FFFF0 0的的Q Q0 0由由1010时，时，Q Q3 3才可能改变状态才可能改变状态) )二、异步十进制加法计数器二、异步十进制加法计数器计数器计数器(28 (28 ) )异步计数器异步计数器各触发器的驱动方程：各触发器的驱动方程：10=J10=K13JQ=11=K12=J12=K321JQ Q=13=K计数器计数器(29 (29 ) )异步计数器异步计数器10=J10=K13JQ=11=K12=J12=K321JQ Q=13=K

36、1000000nQJ QK QQ+=+=（CP由10时此式有效） 11111131nQJ QK QQ Q+=+=（Q0由10时此式有效） 1222222nQJ QK QQ+=+=（Q1由10时此式有效） 133333213nQJ QK QQ Q Q+=+=（Q0由10时此式有效） 将各驱动方程代入将各驱动方程代入JKJK触发器的特性方程，得各触发器的触发器的特性方程，得各触发器的次态方程：次态方程：计数器计数器(30 (30 ) )异步计数器异步计数器设初态为设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。，代入次态方程进行计算，得状态转换表。（二）作状态转换表，状态图

37、，时序表（二）作状态转换表，状态图，时序表计数器计数器(31 (31 ) )异步计数器异步计数器二进制计数器的时钟输入端为二进制计数器的时钟输入端为CP0 0，输出端为，输出端为Q0 0；五进制计数器的时钟输入端为五进制计数器的时钟输入端为CP1 1，输出端为，输出端为Q1 1、Q2 2、Q3 3。7429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立的异步五进制计数器。位二进制计数器和一个独立的异步五进制计数器。如果将如果将Q0 0与与CP1 1相连，相连，CP0 0作时钟脉冲输入端，作时钟脉冲输入端，Q0 0Q3 3作输出端，则作输出端，则为为84218421BCD

38、码十进制计数器。码十进制计数器。3. 3. 二二五五十进制异步加法计数器十进制异步加法计数器7429074290计数器计数器(32 (32 ) )异步计数器异步计数器 异步清零。异步清零。 计数。计数。 异步置数（置异步置数（置9 9）。）。 7429074290的功能：的功能：五进制计数五进制计数0 0 084218421码十进制码十进制 0 0 0 0 0 0 0 1 1二进制计数二进制计数 0 0 01 0 0 1 1 1 01 0 0 1 1 10 0 0 0 0 01 101R02R0CP1CP3Q2Q1Q0Q0Q91S92S三、由中规模集成计数器构成三、由中规模集成计数器构成任意进

39、制计数器任意进制计数器 预置数法预置数法 反馈清零法反馈清零法中规模集成计数器中规模集成计数器二二进进制制十十进进制制任意进制任意进制计数器计数器控制电路控制电路u 基本设计思想基本设计思想u 设计方法设计方法计数器计数器(33 (33 ) )任意进制计数器任意进制计数器例：分析下图的计数器电路，说明这是多少进制的例：分析下图的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。计数器，并画出电路的状态转换图。 计数器计数器(34 (34 ) )任意进制计数器任意进制计数器u 反馈清零法（反馈清零法（复位法）复位法）基本思路基本思路 当所需计数长度当所需计数长度M M小于集成计数器的

40、最大计数长度小于集成计数器的最大计数长度N N时，利用计时，利用计数器数器复位功能复位功能使计数从使计数从“清零清零”状态开始计数，当计数长度达到状态开始计数，当计数长度达到M M时，利时，利用用控制电路控制电路使使复位控制复位控制有效，计数器有效，计数器“清零清零”又开始新一轮计数。又开始新一轮计数。S0 S1 Si Si+1 SM-1 SN-1 同步清零同步清零异步清零异步清零S0 S1 Si Si+1 SM SN-1 过渡状态过渡状态SM-1 计数器计数器(35 (35 ) )任意进制计数器任意进制计数器异步置异步置零法适用于具有异步清零端的集成计数器。零法适用于具有异步清零端的集成计数

41、器。例例1 采用采用“反馈清零法反馈清零法”实现同步实现同步10进制加计数进制加计数(用用74161） 000101000011001010011000011101100101000010010000 Q0 Q1 Q2 Q3D0 D1 D2 D374161EPETCOLDRD11CPCP1&出现一瞬间出现一瞬间计数器计数器(36 (36 ) )任意进制计数器任意进制计数器此法少此法少计一次计一次10100001010000110010100110000111011001010000&Q0 Q1 Q2 Q3D0 D1 D2 D374161EPETCOLDRD11CP1 CP0101000001计

42、数器计数器(37 (37 ) )任意进制计数器任意进制计数器波形图：波形图： Q3Q2Q0Q1CP100011000010101001101110000110010000100000000100计数器计数器(38 (38 ) )任意进制计数器任意进制计数器u 预置数控制法预置数控制法基本思路基本思路 当所需计数长度当所需计数长度M M小于集成计数器的最大计数长度小于集成计数器的最大计数长度N N时，利用计时，利用计数器数器预置功能预置功能使计数从某一使计数从某一预置值预置值开始计数，当计数长度达到开始计数，当计数长度达到M M时，利用时，利用控制电路控制电路使使预置控制预置控制有效，计数器接受

43、有效，计数器接受预置值预置值又开始新一轮计数。又开始新一轮计数。S0 S1 Si Si+1 Si+M-1 SN-1 同步预置同步预置异步预置异步预置S0 S1 Si Si+1 Si+M SN-1 过渡状态过渡状态Si+M-1 计数器计数器(39 (39 ) )任意进制计数器任意进制计数器例例2 采用采用“同步置数法同步置数法”，用，用74161构成十进制加计数器构成十进制加计数器 0000000101000011001010011000011101100101110111001011101011111110&Q0 Q1 Q2 Q3D0 D1 D2 D374161EPETCOLDRD11CP10

44、000100100000思考：校思考：校验一下能验一下能否自启动否自启动同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。计数器计数器(40)(40)这样呢？这样呢？ 0111011011111110110110001001101010111100 Q0 Q1 Q2 Q3D0 D1 D2 D374161EPETCOLDRD11CP110 1 1 0CP11110计数器计数器(41 (41 ) )任意进制计数器任意进制计数器011001101001101002Q11011QQQ3010101111001011010001010异步预置数法适用于具有异步预

45、置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器例：用集成计数器7419174191和与非门组成的余和与非门组成的余3 3码码1010进制计数器。进制计数器。计数器计数器(42 (42 ) )任意进制计数器任意进制计数器LD3Q2Q U/DSCP0D1D2D3DU/DCPO1Q0Q7419100计数脉冲&Q30QQ21Q110001M =0M =例分析下图例分析下图的计数器在的计数器在 和和 时各为几进制，时各为几进制，并画出相应的状态转换图。并画出相应的状态转换图。1M =0M =例分析下图例分析下图的计数器在的计数器在 和和 时各为几进制，时各为几进制，并画

46、出相应的状态转换图。并画出相应的状态转换图。l MN MN情况情况 计数器的级联：（串行进位方式、并行进位方式、计数器的级联：（串行进位方式、并行进位方式、整体置零方式和整体置数方式）整体置零方式和整体置数方式）例例3 3 试用两片试用两片7416074160构成构成6464进制计数器进制计数器 1 11 11 11 10 00 00 00 0&Q0 Q1 Q2 Q3D0 D1 D2 D374160低EPET COLDRDQ0 Q1 Q2 Q3D0 D1 D2 D374160高EPETCOLDRDCP1111CPCP方法一：方法一： 先用两片先用两片7416074160采用并行进位构成采用并行

47、进位构成100100进制计数进制计数器，然后再用器，然后再用“整体置数整体置数”法构成法构成6464进制计数器。进制计数器。计数器计数器(43 (43 ) )任意进制计数器任意进制计数器计数器(45 (45 )任意进制计数器例例4 4 试用两片试用两片7416174161构成构成100100进制计数器进制计数器 11000001Q0 Q1 Q2 Q3D0 D1 D2 D374161EPETCORDLDQ0 Q1 Q2 Q3D0 D1 D2 D374161EPETCORDLDCP1111CPCP11方法二：通过串行进位的方法构成方法二：通过串行进位的方法构成256进制计数进制计数器，再用器，再用

48、“同步置零同步置零” 法构成法构成100进制计数器。进制计数器。 &计数器计数器(46 (46 ) )任意进制计数器任意进制计数器思考题：思考题：设计一个具有设计一个具有“时时”，“分分”，“秒秒”的的十进制数字显示（小时为二十四进制）数字钟十进制数字显示（小时为二十四进制）数字钟 ？方法三：当方法三：当M可分解成可分解成N1和和N2时，可将两个计数器分别接成时，可将两个计数器分别接成N1进制计数器和进制计数器和N2进制计数器，然后再将两个计数器级联起进制计数器，然后再将两个计数器级联起来。因此，来。因此，100进制计数器可由两个进制计数器可由两个10进制计数器级联而成。进制计数器级联而成。 Q0 Q1 Q2 Q3D0 D1 D2 D374161EPETCOLDRD11CP1&0011Q0 Q1 Q2 Q3D0 D1 D2 D374161EPETCOLDRD1&00111CPCP（2 2）按要求设计组合输出电路。）按要求设计组合输出电路。计数器计数器+ +组合输出电路组合输出电路2. 电路组成电路组成3. 设计过程设