5月27日作业解答7,8,1,版5,13计资料_第1页
5月27日作业解答7,8,1,版5,13计资料_第2页
5月27日作业解答7,8,1,版5,13计资料_第3页
5月27日作业解答7,8,1,版5,13计资料_第4页
5月27日作业解答7,8,1,版5,13计资料_第5页
免费预览已结束,剩余1页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、作业5.7, 5.8, 6.11. 描述流水CPU根本概念中正确的句子是d .a流水CPU是以空间并行性为原理构造的处理器b流水CPU 一定是RISC机器c流水CPU 一定是多媒体CPUd流水CPU是时间并行技术的典型实例2. 下面描述的RISC机器根本概念中正确的句子是 b oaRISC机器不一定是流水 CPUbRISC机器一定是流水 CPUcRISC机器有复杂的指令系统dCPU配置很少的通用存放器3. 以下关丁 RISC的表达中,错误的选项是 a.aRISC普遍采用微程序限制器bRISC大多数指令在一个时钟周期内完成cRISC的内部通用存放器数量相对 CISC多dCPU指令数、寻址方式和指

2、令格式种类相对CISC少4. 以下选项中,不会引起流水线阻塞的是c .a限制相关b数据相关c数据旁路d资源相关5. B类选作以下给出的指令系统特点中,有利丁实现指令流水线的是d.I. 指令格式规整且长度一致II. II.指令和数据按边界对齐存放III. 只有Load/Store 指令才能对操作数进行存储访问a仅 I、II b仅 II、III c仅 I、III d I、II、III6. 早期的计算机基丁冯诺依曼体系结构,采用A _串行处理,其主要特征是B 顺序执行程序中的各条指令,指令周期的各阶段以 CPU周期为 单位也是顺序执行.现代的计算机系统广统采用 C_ _并行处理.7. 并行处理技术已

3、成为计算计技术开展的主流.它可贯穿丁信息加工的各个步骤和阶段.概括起来,主要有三种形式A. _时间_并行;B. 空间_并行;C. _时间+空间 i并行.8. 流水CPU中的主题问题是A 资源相关,B 数据相关和C_限制相关,为此需要采用相应的技术对策,才能保证流水畅通而不D 断流.9. RISC机器一定是A_流水 CPU,但后者不一定是RISC机器.奔腾CPU 是B_流水 CPU,但奔腾机是C CISC 机器.10. P184 123为选做说明:“流水线的操作周期即“流水线的时钟周期.答复以下问题2要用时空图说明补充:如果采用同样的逻辑电路,但不是流水线方式,那么指令周期所需的时 间为多少?解

4、:1 100ns2 200ns 2个时钟周期3采用定向传送技术,延迟1个时钟周期Sj i结果写回I1I2运算I1I2译码/取数I1I2取指I1I21234567 T补充:100+100+80+50=330(ns)11. P184 13主要问题:时空图标注不全或不标准解:1(2)吞吐量=8. 33*1沙条/秒T1 n20(K+n-l) t (5+20-1)*100*10加速比z Ts n r K 20*5_S = ;=4. 17Tp (K+n-l) t 20+5-112. A 类选作P184 16a写后读RAWb读后写WARc写后读 RAW,写后写 WAW13. B 类选作P184 17 2注:

5、各种条件与教材P180例5相同.相关知识请参阅教材 P172175 采用“定向传送技术或“向前传送解决数据相关,该技术的操作原理 可参阅P179图5.36.解:II、I2:数据相关I3、I4:无数据相关I5、I6 : RAW, WAW12345678910I1FDEWI2FDEEWI3F_D_EEEWI4FDEEWI5FDEWI6FDEWF、D段成对输入采用“定向传送技术:前一条指令的结果在写回之前,可直接送到 ALU的输入存放器,供下条指令使用;按序发射、按序完成:后一对指令的发射时间及完成时间必须迟丁前一对指 令至少一个时钟周期.但同对指令问可同时完成.14. 数据总线的宽度由总线的 b

6、义.a物理特性b功能特性c电气特性d时间特性15. A类选作当代流行的标准总线追求与 A._结构_、B._CPI_、C._技术无 关的开发标准16. A类选作描述当代流行总线结构的根本概念中,正确的句子是b .a当代流行的总线结构不是标准总线b当代总线结构中,CPU和它私有的cache一起作为一个模块与总线相连c系统中只允许有一个CPU模块17. B类选作某同步总线采用数据线和地址线复用方式.其中地址/数据线32根,总线时钟频率为66MHZ,每个时钟同期传送两次数据.上升沿和下 降沿各传送一次数据该总线的最大数据传输率是总线带宽: ca 132 MB/s b 264 MB/s c 528 MB

7、/s d 1056 MB/s18. P208 1 1 D19. P208 12 A20. P208 20 补充:假设一个总线周期占用2个总线时钟周期,那么总线带宽乂是多 少?Dr=D/T= DX f=8B X 70MHz=560MB/sT =2TDr =D/T =DX f/2=8B X 35MHz=280MB/s下题是2021年全国研究生测试计算机统测试题之一,有兴:趣可看看,有关流 水线的局部,也不是很难,相关内容可参考教材P173175.44. 12分在某计算机系统中int型为32位,short型为16位,带符号整数用补码表示,指令cache和数据cache别离.题44表给出了指令系统中局

8、部指令格式,其中Rs, Rd表示存放器,mem表示存储器,x表示存放器x或存储器单元x的内容.题44表指令系统中局部指令格式名称指令的汇编格式指令含义加法指令ADD Rs, Rd(Rs) + (Rd) Rd算术/逻辑左移SHL Rd2* (Rd) Rd算术右移SHR Rd(Rd) A Rd取数指令LOAD Rd, mem(mem) r Rd存数指令STORE Rs, memRsr( mem采用5段流水方式执行指令,各流水段分别是取值 IF、译码/读存放器ID 、执行/计算有效地址EX、访问存储器M和结果写回存放器WB ,指令发射根据“按序发射, 按序完成方式,没有采用转发技术处理数据相关, 并

9、且同一存放器的读和写操作不能在同 一个时钟周期内进行.请答复以下问题.1short型变量x的值为-513,存放在存放器 R1中,那么执行“ SHL R1 后,R1中的内 容是多少?用十六进制表示2在某个时间段中,有连续的4条指令进入流水线,在其执行过程中没有发生指令段阻塞,那么执行这4条指令所需要的时钟周期是多少?3高级语言程序中某赋值语句为x=a+b, x、a和b均为int型变量,它们的存储单元地址分别表示为x、a和b.该语句对应的指令序列及其在指令流中的执行过程如题44图所示.I1LOADR1 ,aI2LOADR2,bI3ADDR1 ,R2I4STORE R2 ,x时间单元1234567891011121314I1IFIDEXMWBI2

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论