基于FPGA的万兆以太网接口的设计与实现

1、中文核心期刊基于FPGA的万兆以太网接口的设计与实现李伟,窦衡,周宇(电子科技大学,成都611731摘要:介绍了IEEE802.3ae标准中万兆以太网物理层及媒质接入控制子层的相关协议。以10GBASE-R应用物理环境为例,阐述了万兆以太网接口各个单元模块的功能和设计实现方法。FPGA仿真结果表明,该万兆以太网接口可以实现以太网之间的万兆接入,对以太网的应用空间和性能提升有着重大的意义。关键词:万兆以太网;物理编码子层;XGMII;XSBI;FPGA中图分类号:TN915.03文献标识码:A文章编号:1002-5561(200911-0006-03Design and implementati

2、on for10Gigabit Ethernet(10GEinterface based on FPGALI Wei,DOU Heng,ZHOU Yu(University of Electronic Science and Technology of China,Chengdou,611731,ChinaAbstract:This paper introduces the protocols of10GE standard assocaited in Physical Coding Sublayer and Media Access Control sublayer.As used in10

3、GBASE-R,It specifys the function and implementation of each module in the10GE interface in detail.FPGA report shows that the design for this10GE interface can reach the performances of connecting the Ethernet at a high speed of10Gb/s,which has a great effect on the improv-ing the Ethernet applicatio

4、n scope and its performance.Key words:10GE,PCS,XGMII,XSBI,FPGA0引言随着多媒体应用业务的日益丰富,宽带接入用户数量呈现爆炸式的增长。传统的千兆以太网技术在城域网骨干和汇聚层所存在的带宽瓶颈及其传输距离的限制,已经不能满足人们的新需求。万兆以太网(10 Gigabit Ethernet,简称10GE技术,在人们不断追求高带宽和高质量的网络服务中应运而生了,它不仅完美地继承了低速(速率为10Mb/s、100Mb/s、1Gb/s以太网技术的众多优点,而且能够提供10Gb/s的超大带宽。此外,它把传统以太网的传输距离增加到40km的同时,还

5、实现了局域网(Local Area Network,简称LAN与城域网(Metropolitan Area Network,简称MAN、广域网(Wide Area Network,简称WAN的无缝连接,大大地拓展了以太网技术的应用空间。本文以万兆以太网技术标准IEEE802.3ae为基础,设计并实现了适用于10GBASE-R环境的万兆以太网接口,为实现万兆以太网的接入提供了可能性。110GE的协议体系结构10GE技术标准IEEE802.3ae充分考虑了与现有的以太网技术标准的兼容性,保持了原有的以太网模型、网络拓扑结构和介质接入控制(Media Access Control,简称MAC协议。为

6、了实现以太网工作速率达到10Gb/s,并将其应用空间从LAN扩展到MAN和WAN链路的目标,主要对原有的以太网标准中的物理层(Physical,简称PHY实现方式、帧格式、MAC的工作速率及适配策略方面进行了改进。在千兆以太网中,MAC层是工作在125MHz,而在10GE MAC中,更高的带宽需求,对10GE MAC层的设计与实现提出了更大的挑战。IEEE802.3ae定义了新的介质无关接口XGMII(10Gagibit Media Inde-pendent Interface。10GE MAC层通过这个新的逻辑接口实现了不同类型物理介质的互联。XGMII采用了收稿日期:2009-07-22。

7、作者简介:李伟(1984-,男,湖南人,硕士研究生,主要研究方向为片上数字系统设计(SOC和光通信技术。2009年第11期光通信技术2009年第11期光通信技术李伟,窦衡,周宇:基于FPGA 的万兆以太网接口的设计与实现32bit 数据位宽,以DDR 模式工作在156.25M ,从而实现了10Gb/s 的带宽目标。而在物理层的实现方式上,除了通过一个包含简化的SONET/SDH 成帧器的WIS(广域网接口子层,实现了局域网和广域网的无缝连接,还通过8B/10B 或者64B/66B 编解码、加解扰码处理,有效保证数据传输的正确性,为10GE 的应用空间的扩展提供了有力的保障。2万兆以太网接口设计

8、与实现2.1功能概述本文设计的万兆以太网接口是符合IEEE802.3ae 协议规定的10Gb/s 的以太网接口模块,它涉及到了10GE 的MAC 层和PHY 层,并通过媒质接入控制器(MAC 实现了数据链路层和物理层之间的数据交换及路由器到万兆以太网的物理连接。该接口可以应用于LAN 和WAN 两种环境,并支持多种物理介质的连接,如10GBASE-R 、10GBASE-X 和10GBASE-W 等。当万兆以太网接口以10GBASE-R 模式应用于LANPHY 网络环境时,可以完成从应用侧到物理媒质的接入控制,其总体实现框图如图1所示。该万兆以太网接口的设计实现分为上行和下行两个方向。由于其上下

9、行方向的设计原理相同,且互为逆向过程。限于篇幅,仅详细阐述其下行方向的实现方法。2.2下行方向设计与实现下行方向的设计实现由XGE_MAC_TX 和XGE_PCS_TX 两个发送子模块组成。接收来自应用侧的数据帧,在经过XGE_MAC_TX 模块对帧进行解析及协议处理后,通过XGMII 下发给XGE_PCS_TX 模块进行各种编码,加解扰处理,最后通过XSBI 接口发送到物理媒质。2.2.1XGE_MAC_TX 模块该模块根据应用侧的接口时序对帧进行接收和协议处理,包括对接收的数据进行封装组帧、寻址转发、控制和维护各种MAC 协议,最终实现10GE 中的各种介质接入的控制。XGE_MAC_TX

10、 模块由5个子模块组成,其设计框图如图2所示。下面分别对其子模块的功能及设计实现方法进行阐述。XGE_MAC_CFG 、XGE_MAC_TX_CRC32、XGE_MAC_RX_IPG 3个子模块分别完成的是对XGE_MAC_TX 模块的配置、CRC32计算、帧间隙的插入的功能。XGE_MAC_TX_PP 模块负责MAC 发送和应用侧的接口实现。当应用侧发送数据有效时,MAC_TX_PP 模块会根据内部是否处于禁止状态(包括发送帧间隙状态、发送流控帧状态和响应流控帧状态而更新接收的应用侧数据。在接收应用侧数据的时候,MAC_TX_PP 会发出启动计算FCS 的控制信号给MAC_TX_CRC32模

11、块,同时把接收到的应用侧数据送入MAC_TX_CRC32模块进行CRC32计算。当接收到应用侧的帧尾标记之后,MAC_TX_CRC32计算得到最终的CRC32的值,送到MAC_TX_PP 模块,MAC_TX_PP 模块把这个CRC32的值添加到帧尾发送给MAC_TX_RS 模块。在接收应用侧数据的过程中,同时对即将发送的帧信息进行记录,包括帧的种类和帧的字节数。如果配置了添加PAD 使能,则当接收到的应用侧的帧小于60字节时,MAC_TX_PP 会把数据后面添加0,直到60字节,然后把最后得到的FCS 添加到帧尾,最后发送给MAC_TX_RS 子模块处理。XGE_MAC_TX_RS 子模块完成

12、对前导码和帧结束控制符的添加。在要发送的帧前面添加7个前导码字节和1个帧起始符字节,并且把第一个前导码变为S 控制符,在帧结束时把紧接着的有效数据帧的一个字节IDLE 字符变为T 控制符,同时生成各个数据发送通道(lane 的控制信号。在156.25MHz 的时钟频率下,将64bit 宽度的数据及其8bit 宽度控制信号以SDR 方式通过XGMII 发送给XGE_PCS 模块处理。2.2.2XGE_PCS_TX 模块XGE_PCS_TX 模块通过XGMII 接口从XGE_MAC_图2XGE_MAC_TX 模块设计框图图1 万兆以太网接口总体框图2009年第11期光通信技术李伟,窦衡,周宇:基于

13、FPGA 的万兆以太网接口的设计与实现TX 模块接收数据。由于10GbE 要兼容LAN 和WAN两种不同的网络环境,因此,对XGMII 发送过来的数据或者发送给XGMII 的数据都需要进行带宽调整。XGE_PCS_TX 模块由四个子模块组成,分别完成了带宽调整、编码、加扰及位宽变化等处理后,通过XSBI 发送到光纤上(设计框图如图3所示,进而完成了对MAC 层下发数据的处理;通过SERDS 和光模块进行最后的光电转换后,发送到各种物理媒质上,实现了10GE 接口的功能,即最终实现了MAC 层到物理媒质的连接。2.3上行方向的设计与实现上行方向,通过光纤通道从LAN PHY 接收到数据后,首先通

14、过光模块(FTM 完成数据的恢复(光电转换,然后通过XSBI 接口进行数据位宽和频率转换后,发送给PCS 进行解码和解扰处理,在纠错和恢复数据后再通过XGMII 送入MAC 模块进行帧解析、封装等处理,最后发送给上层应用侧。由于其设计实现原理与上行方向设计互为逆向过程,在此不再赘述。3仿真验证本文采用的是Xilinx 公司的Virtex5系列330T 型FPGA 芯片进行设计与实现。首先在VCS 仿真环境下进行功能和时序的仿真。然后在ISE 环境下进行综合和布局布线。综合结果表明,本设计的工作频率完全达到了设计的要求,可以达到156.25MHz 。综合结果(时序和资源相关参数如图4所示。4结束

15、语本文设计的万兆以太网接口可作为10GE 接口的IP ,它不仅可集成于组成LAN 或WAN 的芯片中,还可集成组成SDH 网络或者OTN 网络的芯片中,有很好的通用性、灵活性和重用性。该接口IP 通过外接一个WIS 接口可以很容易地实现局域网与广域网之间的连接,从而实现万兆光纤接入到各种万兆以太网网络环境中,很好地解决传统以太网接入技术的带宽瓶颈和距离限制,为以太网的应用开阔了一片新的天地。总之,该接口对万兆以太网的接入有着重大的意义。参考文献:l格伦.克雷默(Glen Kramer .基于以太网的无源光网络M.陈雪,孙曙和,刘冬,等译M.北京:北京邮电大学出版社,2007.2Carrier Sense Multiple Access with Collision Detection (CSMA/CD.IEEE 802.3av draft. Base U .数字信号处理的FPGA 实现.刘凌译.第2版.北京:清华大学出版社,2006.图4综合时序和资源参数图3XGE_PCS_TX 组成框图开发的良朋应用的益友电脑开发与应用月刊欢迎订阅诚征广告本刊集信息、知识、趣味、可读性于一体,以计算机实用技术见长,博采、精选国内外电脑研究、开发与应用的精华。用相当的篇幅刊登企业信息化、信息化建设、信息传输处理与管理方面的信息及文章,关注IT 产业。尤其是刊登Interne