第04章核辐射失效及抗核加固

1、第四章 核辐射失效及抗核加固1* 核辐射环境由于核武器技术 /空间技术和核动力的发展， 大量的电子设备和系统必然要处于在核 武器爆炸和其它核环境下工作。核辐射环境对于电子系统来说是目前存在的最恶劣环 境。核武器爆炸时，除了产生大火球和蘑菇云外，还会产生具有巨大破坏作用的冲击波 /光热辐射 /放射性沉降物 /核辐射和核电磁脉冲等。其中，核辐射和核电磁脉冲对电子和 电力系统 /电子元器件的破坏作用最为严重。电子元器件所受的辐射损伤可以分为永久损伤 /半永久损伤和瞬时损伤等几种情况。 永久损伤就是在辐射源去除后，元器件仍丧失工作性能不能恢复性能效应；半永久损伤 是辐射源去除后，在不太长的时间内元器件

2、可逐渐地自行恢复性能；瞬时损伤效应是指 在辐射源消失后，元器件的工作性能能立即得到恢复。人造地球卫星和宇宙飞船在空间飞行时，将受到空间各种高能粒子的轰击。空间辐 射的主要来源是天然辐射带和高空核爆炸造成的人工辐射带。天然辐射带又称为范艾伦辐射带，它是由于地球附近存在着大量的带电粒子，在地磁场作用下它们始终在地磁场 的“捕获区”内运动而构成。天然辐射带象一条很宽很厚的带子围绕在地球周围，其主 要成分是质子和电子。 它又分内辐射和外辐射两部分。 内带位于 160800Km 的高度间，由能量小于 500MeV 的质子和和能量小于 1MeV 的低能电子组成。 外带位于 8003200Km 的高度间，主

3、要是由能量为 0.4KeV 到 1.6KeV 的电子组成。范艾伦带的电子和质子构成了空间飞行器的主要威胁， 飞行器外表面的太阳能电池和内部的晶体管 /集成电路等将受到损伤。中 /低轨道的卫星主要是受内辐射带中质子和电子的影响；高 轨道卫星则主要是受到外辐射带中的电子和太阳质子事件粒子的影响。高空核爆炸产生的大量的高能粒子，在地磁场的作用下沿磁力线来回运动，并逐渐 扩散而形成一个围绕地球的辐射带， 它称之为人工辐射带。 人工辐射带由高能电子组成， 它的强度比天然辐射带强得多， 对卫星和飞船的电子设备 /仪器仪表和电子元器件等都有 较大的破坏作用。核反应堆和同位素电池等也会在其周围产生一定程度的核

4、辐射。我们把这种环境称为核动力环境。核反应堆周围的核辐射主要是中子和丫射线；其中中子引起的损伤比较 严重。2*核辐照效应极其机理核武器爆炸时产生的中子和丫射线和核电磁脉冲，以及空间辐射中的电子/质子和高能粒子，虽然都能造成电子器件和电子系统的损伤，但它们对不同器件的损伤机理却不 相同。中子在半导体内产生位移效应，引起半导体器件的永久损伤；丫射线在半导体器件 的表面钝化层内产生电离效应，引起半永久损伤；瞬时丫辐射在反偏的半导体PN结中产生瞬时光电流； 核爆炸时产生的核电磁脉冲会在电子系统内部和外部产生很强的感应 电流，它们将引起电子系统的瞬时干扰和永久损伤。空间辐射中的高能电子能引起电离 效应；

5、质子能引起位移效应。高能质子/高能中子还能引起单粒子效应。一位移效应 中子不带电，它具有很强的穿透能力，可以足够地靠近被照射材料原子的原子核。当中子与原子核发生弹性碰撞时， 晶格原子在碰撞中获得能量后离开了它原来的点阵位 置，成为晶格中的间隙原子，并在原来的位置上留下一个空位，因而形成了一个空位-间隙原子对。通常将它们称为弗兰克尔（Frenkel）缺陷。这种现象称为位移效应。硅晶格原子的位移阈值约为 15eV。中子弹性碰撞产生的高能晶格原子又能使更多的晶格原 子位移，从而在晶体内形成了局部损伤区-缺陷群。由于位移效应破坏了半导体晶格的势能，因而在禁带中形成了新的电子能级；它可以起复合中心和杂质

6、补偿中心以及载流 子散射中心的作用，所以引起载流子浓度/电导率和少数载流子寿命及迁移率等大大下降，直接影响半导体特性。位移效应对半导体材料性能的影响有以下三方面：1减少半导体多数载流子的密度。由于孔穴-间隙原子对在禁带中形成的新电子能级，可以充当多数载流子的复空中心，从而引起了半导体中多数载流子的减少，这种 现象称为多子去除效应。 把每平方厘米中的一个中子消除的自由多数载流子数目定义为 载流子去除率，用以衡量中子对多数载流子的影响程度。因为载流子的去除率与半导体 的费米能级有关， 而费米能级主要取决于杂质浓度， 因此， 去除率直接与掺杂浓度有关。 载流子去除效应将引起 N 型和 P 型硅趋向于

7、本征硅（即电阻率增大） 。这种效应是以多 数载流子为导电机理的半导体器件特性衰退的主要原因。位移效应和多子去除效应对双极器件的危害最大， 它增大了发射结空间电荷区的产生 复合电流， 缩短了基区少子寿命，从而引起电流放大系数下降，饱和压降增大以及微波管的截止频率下降等。2载流子迁移率的衰减。中子辐照引起多数载流子密度和迁移率降低。 3影响少数载流子寿命。少数载流子寿命是中子辐照引起半导体材料特性变化的 最灵敏参数， 它是以少数载流子为导电机理的半导体器件对中子辐照特别灵敏的主要原 因。处于低注入下工作的双极型晶体管，经过1010个/cm2中子注量辐照器件特性开始衰减，而在1013个/cm2中子时

8、则严重衰减。辐射粒子就会把能量传递 电子将离开原来的轨道成为自由电子， - 空穴对，这一过程称为电离过程。电离效应在半导体内部产生的电子-二电离效应 当辐射粒子穿透物质并与原子轨道上的电子相互作用时， 给电子。如果电子获得的能量大于它的结合能时， 原子则变成带正电荷的离子而成为空穴，产生电子1. Y射线和X射线特别容易引起电离效应。空穴对可以很快地复合，因而对半导体器件的影响并不大。但是，在器件表面钝化层中 特别是 MOS 器件的栅氧化物中，因电离效应形成的正空间电荷则构成了电离陷阱，并 使SiO2-Si界面密度增加；电离效应在 PN结上能产生PN结瞬时光电流；丫射线还可 以使管壳中的气体电离

9、，在芯片表面积累可动电荷，引起表面复合电流和沟道电流。2电离效应对 MOS 器件的危害最大，它会导致阈值电压漂移；对 MOS 电容器的CV 曲线，则引起曲线向负栅方向漂移并发生严重畸变。三瞬时辐射效应1. 瞬时丫脉冲辐射在反偏 PN结中将产生瞬时光电流。因为瞬时辐照在PN结空间电荷区内产生了大量的电子 -空穴对， 它们在 PN 结内电场的作用下， 产生了漂移运动。 即电子被拉向N区，空穴被拉向P区，从而形成了空间电荷区的光电流。这种光电流的方向是从 N 区向 P 区，其大小与空间电荷区的宽度有关。 而空间电荷区又与反偏电压有 关，所以空间电荷区光电流随反偏压的大小而变化。瞬时辐照在空间电荷区附

10、近的少数载流子扩散区内产生的大量电子-空穴对， 它们可以分别扩散到空间电荷区边界，由漂移运动通过空间电荷区，从而形成所谓扩散区光 电流。扩散区光电流与空间电荷区光电流的方向相同，它的大小与少数载流子的扩散长 度有关，而扩散长度与少数载流子寿命有关，所以扩散区光电流随少数载流子寿命变化 而变化。瞬时丫脉冲的宽度越大，产生的过量载流子越多，光电流也越大。因此，瞬时光电 流的大小，直接与丫脉冲的剂量率/脉冲宽度/PN结面积，少数载流子寿命和反偏压大小 等因素有关。2. 瞬时辐照下， 晶体管除了 BC 结产生的初始光电流外， 还产生二次光电流。 在高 剂量率下，峰值光电流出现的突变现象，正是由二次光电

11、流引起的。二次光电流的出现是由于 BC 结光电流流进基区而提高于基区电位，它相当于在 EB 结上加上了一个正向 偏压，引起发射结注入电流增大，因而使初始光电流得到了放大。放大后又出现的光电 流被称为二次光电流。由于二次光电流大于初始光电流，从而使光电流偏离与剂量率的 线性关系，出现突变。3瞬时辐照引起半导体器件发生栓锁是另一种瞬时辐照效应。这种效应仅发生在 有 PNPN 四层结构的器件中，这种四层结构等效于互补的 PNP 和 NPN 晶体管，它们相 当于可控硅结构。 体硅 CMOS 电路中因为存在着许多固有的四层结构， 所以特别容易引 起栓锁效应。在 PN结隔离的单块集成电路中也同样存在着许多

12、寄生PNPN四层结构。这种四层结构产生栓锁的条件是：（1）互补晶体管的电流增益乘积大于1或等于1,即B pnp* 3 npn > 1。（ 2）两只互补晶体管的发射结同时保持正向偏置（与辐照有关）（ 3）电源能提供 NPNP 可控硅结构的维持电流。 瞬时辐照在集成电路中产生的瞬时光电流， 有可能触发寄生的四层可控硅结构发生 栓锁。例如，一般未加固的CMOS电路，在106Gy （硅）/S量级剂量率的瞬时辐照下就会发生栓锁。四单粒子效应 单粒子效应又叫单粒子扰动，是最近几年发现的重要核辐射效应。这种效应是单个 粒子作用的结果，故称之为单粒子效应。单粒子效应使半导体器件产生的错误，称之为 软错误

13、（可以恢复） 。它是一种随机的非循环的单个错误。随着集成电路集成度的提高， 元器件的尺寸进一步减小，人们发现陶瓷管壳中存在微量放射性同位素产生的a粒子也能引起存储器瞬时损伤（如 64K 动态随机存储器） 。1.a粒子能引起单粒子效应。a粒子是氦核粒子（Z=2 ）, a粒子穿透硅片的深度与它的能量有关。一般从陶瓷管壳中产生的a粒子，能量为5MeV，穿透深度为25um ,产生电子-空穴对的数目为106量级。a粒子在灵敏区内产生的大量电子-空穴对，由扩散和漂移运动分别被 P 区和 N 区收集，这种由电荷引起的电流能使半导体器件产生软 错误。a粒子能量不同引起的软错误率也不同，能量在 4MeV左右的a

14、粒子引起的软错 误率最大。a粒子的注入角度不同，引起的软错误率也不同；其中60*注入角引起的软错误最多，因为这样的注入角度在灵敏区内穿透的路径最长。对于动态随机存储器，当a粒子穿透存储电容器时容易激发软错误，从而使“1 ”态反转成“ 0”态。因为a粒子穿透电容时产生电子一空穴对，在电荷聚集效应的作用下，电子被拉向电容的电子阱，而空穴被拉向 P 型衬底。当存储器为“ 1”态时，由于 电子阱中缺乏电子，大量电子被补充进去，从而使“ 1”态反转成“ 0”态。而存储器为“ 0”态时，因为电子阱内已充满电子，所以不能反转。试验表明，a粒子对动态随机 存储器的损伤不仅发生在存储电容上，而且主要发生在N+位

15、线上。因为N+区可以收集电子空穴对中的电子， 收集电子后改变了位线的电位从而使存储单元读出和写入错误 的数据。试验还表明，读出放大器也可以产生两种几率的软错误。读出放大器实际上是 一个触发器，在a粒子的作用下可以从一种状态转换到另一种状态，并且两种状态相互 转换的几率同时存在。14MeV 的中子与硅原子作用，产生下列四种主要核反应： 弹性散射， 2814Si（ n， p）2813Al 非弹性散射， 2814Si（n，2） 2814Mg2核爆炸产生的聚变中子和其它高能中子也能引起单粒子效应。高能中子通过硅 原子的核反应淀积能量。一个2814Si（ n， n） 2814Si2814Si（ n， n

16、/） 2814Si六种反应产物中，a粒子具有最大能量，又加上其阻塞能力比质子大，能在小体积 内产生大量的电子 -空穴对，因而对单粒子效应的贡献最大。3重核粒子，特别是宇宙射线中的核粒子，几乎对所有的大规模集成电路都能产 生单粒子效应。重粒子穿入硅片，由于库仑力相互作用的结果，把能量传给电子。带有 不同能量的二次电子， 向不同方向发射， 约经过几微米的距离并产生大量电子 空穴对，形成一个圆柱型电离区。如果这个电离区，位于半导体器件的灵敏区，就会引起单粒子 效应。3*核辐射对半导体器件的影响提高电子系统的抗核辐射能力，除了在屏蔽和系统设计上采取相应的措施外，关键 是提高电子元器件的抗辐射能力。大量

17、试验表明，半导体器件和集成电路最容易受到核 辐射的损伤。半导体器件不同，其辐射退化机理也不同。对于双极器件，辐射的瞬时损伤是 PN 结光电流， 永久损伤则是电流增益下降 /饱和压降增加和漏电流增加。 在结型器件中， 可 控整流器 /单结晶体管和太阳能电池等最容易受到损伤。所以，在辐射环境中应尽可能避免使用可控硅和单结晶体管，其次是功率管和低频管，而高频管稍好一些。 MOS 场效 应管器件的电离辐射损伤比较严重，丫射线引起二氧化硅的电离陷阱及Si-SiO2界面态增加，使阈值电压 VT 改变，而且减小沟道迁移率，从而降低跨导和增加噪声。这其 中最敏感的参数是 VT。一双极晶体管的辐照特性 1双极晶

18、体管的电流增益受中子辐照的影响特别严重，中子辐照使其下降，下降 幅度与下列因素有关：（1）与注入电流的大小有关。当注入电流较大时，中子辐照对少数载流子寿命的影 响较小，从而使电流增益下降也较小。（ 2 ）与基区宽度和杂质分布有关。基区愈窄，基区内的复合电流就愈小，电流增益 的下降也愈小。（ 3）与工作频率有关。频率愈高，抗中子辐射能力愈好。2对于功率晶体管，饱和压降增加量是中子辐射引起的一个重要参数。其原因来 自两方面，一方面是中子的多数载流子去除效应引起芯片中硅材料电阻率增大；另一方 面是中子的位移效应引起电流增益降低导致饱和深度减小的结果。3中子辐射引起开关晶体管开关上升时间增加，存储时间

19、和下降时间减小。电流增益明显4电离辐射对双极晶体管造成的损伤，主要发生在器件表面的钝化层内，在钝化 层内产生电离辐照陷阱，并在 SiO2-Si 界面产生新的界面态。对 NPN 管新生界面态增 加了基区的表面复合率， 辐照陷阱引起基区表面耗尽， 从而增加了耗尽层体内的复合率， 它们导致电流增益显著下降。 对 PNP 管，辐照陷阱可以使轻掺杂的收集区产生耗尽层或 反型层。反型层会一直延伸到硅片边缘，由于边缘有划片留下的严重机械损伤，损伤缺 陷形成载流子激发中心， 产生大量载流子， 从而使漏电流 Iceo 大大增加， 下降。二 MOS 晶体管的辐照特性但它抗丫电MOS 管本身1由于 MOS 管是多数

20、载流子器件， 因此具有很好的抗中子辐照能力。 离辐照的能力却较差， 因为 MOS 管与双极管不同， 芯片表面的栅氧化物是 的重要组成部分。丫射线的电离效应在栅氧化物内产生的电离陷阱（正电荷）相当于在 MOS 管的栅介质上加上了正偏压，使 MOS 管的阈值电压向负偏方向漂移，所以 MOS 管对电离辐射十分敏感。2MOS 管受中子辐照也存在三种损伤机理： 增加衬底材料的电阻率 /减少沟道载流 子迁移率 /增加表面态密度。 其中表面态密度增加是最主要的损伤因素。 阈值电压漂移同 样是 MOS 管受中子辐射损伤的最主要标志。阈值电压向负方向漂移，在栅压不变的条件下出现漏极电流下降，从而引起跨导降低。三

21、. 可控硅整流器的辐照特性可控硅通常使用在大电流高电压的条件下。它的互补PNP和NPN管具有基区宽度较大/结面积大/硅材料电阻率较高/少数载流子寿命长等特点。因此，它对核辐射特别敏 感，尤其在瞬时核辐射下容易产生栓锁。中子辐照将引起可控硅特性严重恶化，出现阳极-阴极电压和饱和电阻增大，维持电流和控制栅电流上升等。电离辐射的累积剂量也可引起可控硅整流器开关性能严重恶化，这是由于电离辐射使漏电流增大的结果。当漏电流增加到一定程度时，就会使可控硅导通；在加偏压的情 况下更为敏感，10Gy （硅）照射下就会引起失效。四. 太阳能电池的辐照特性硅太阳能电池多数是卫星的主要电源，因为太阳能电池通过光电效应

22、能将入射的太阳光直接转换为电能，向人造卫星提供能源。但太阳能电池对核辐射环境特别敏感。由 于它安放于卫星外表面，不断受到宇宙空间高能粒子（如电子和质子）的轰击，使其电 性能受到严重影响。高能粒子轰到硅太阳能粒子上的主要效应是缩短少数载流子扩散长 度，从而引起输出电流的明显下降。硅太阳能电池是 PN结光敏器件，瞬时辐射使硅材料电导率增大，因而串联电阻会 出现瞬时降低的现象。中子辐照会引起太阳能电池永久性损伤，随中子注量增加，它的输出电流会明显减太阳能电池的电子辐照效应受硅片厚度和基区电阻率变化的影响较显著。硅片越 低注量电子辐照引起的损伤就越小。五.双极逻辑电路的辐照特性双极逻辑电路抗中子辐射能

23、力强，但由于芯片内存在大量的有源器件和寄生二极 因此抗瞬时辐射能力较差。电阻-晶体管逻辑（RTL）电路，由于有源器件较少,薄,/小。管，抗瞬时辐射能力比晶体管-晶体管逻辑（TTL ）电路强。介质隔离器件，由于没有PN结隔离二极管，因此抗瞬时辐射能力提高了一个数量级以上。肖特基钳位TTL （S/TTL ）电路，由于硅片中没有掺金，避免了栓锁效应，因此有较好的抗瞬时辐照能力。各种逻 辑电路的抗瞬时辐照能力如表4-1所示。表4-1各种逻辑电路的瞬时辐照损伤阈值逻辑电路损伤阈值（Gy （硅）/S）RTL （电阻一晶体管逻辑）5*10 5 一1*10 7DTL （二极管-晶体管逻辑）5*10 5 一5*

24、10 6TTL （晶体管-晶体管逻辑）1*10 6-3*10 6低功率TTL5*10 4 -4*10 5介质隔离DTL1*10 6-8*10 6介质隔离TTL6*10 6-5*10 7肖特基钳位 TTL ( S/TTL )10 6-10 7电离辐射对双级逻辑电路的损伤主要表现为内部晶体管的电流增益下降/漏电流增大，而其它效应如饱和压降增大等则变化不明显。 一般电路可达到和超过 1*10 6Gy（硅）, 但对于表面钝化层质量差的器件，在 10 5Gy （硅）辐射下，漏电流就会严重增大。双极逻辑电路的抗中子辐照能力较强，其主要原因是这种电路的设计余量很大，它 允许晶体管的电流增益在很大范围内变化，

25、而不影响电路的正常工作。管,六. 双极线性电路中由于采用了横向PNP管和超增益管，它们又在工作在小电流状态，因此，它对辐射损伤的灵敏度比双极逻辑电路要高得多。中子辐照引起的线性电路内部晶体管电流增益下降，下降最严重的横向晶体管，在10 13个中子/cm2的中子注量下，电流增益几乎下降70%以上。其次是高增益晶体管，在同样中子注量下，电流增益下降约50%。中子辐照引起线性电路参数变化，主要表现在输入失调电压，输入失调电流和偏置电流增大。电离辐照同样会引起线性电路内部晶体管电流增益严重下降。例如，高增益运算放 大器内部的超增益 NPN管在1*10 3Gy （硅）照射下，电流增益几乎下降了半个数量级

26、。 电参数的变化主要表现在输入失调电压/输入失调电流/偏置电流增加，直流开环增益 /上升速率和增益-带宽乘积减少。线性电路抗瞬时辐射能力较差，因为它除了有较多有源器件和寄生元件外，其晶体 管又工作在放大区。在高计量率的瞬时辐照下，一般都可能产生二次光电流，使总光电 流很大。它的抗瞬时辐照能力比双极逻辑电路低一个数量级，约在10 5Gy （硅）/S的量级。线性电路的抗中子和抗电离辐射能力具有很大的分散性，其中约有30%的电路抗辐射能力较好。这是因为它的抗辐射性能在很大程度上取决于差动输入级晶体管的对称匹 配程度；对称匹配很好时抗辐射性能就好。由于线性电路抗辐射能力分散性很大，因此 抗辐射筛选的效

27、果就比较好，可以通过抗辐射筛选挑选出抗辐射能力较好的电路。七. 集成注入逻辑（I2L ）电路的辐照特性集成注入逻辑电路的基本单元由一个横向PNP管和NPN管组成，PNP管向NPN管的基区注入电流，输出电压低于一个二极管的正向压降。I2L基本单元的正视图/剖面图和线路图如图4-1所示。I2L电路由于器件之间不需要隔离 /逻辑摆幅小（0.6-0.7V ） 没有电阻/NPN管be结面积小等原因，使它具有较好的抗瞬时辐射能力，预计比双极逻 辑电路高1 2个量级。PfN+jPN+N+CP CNCPCNI图4-1 I2L基本单元结构和电路中子辐射和电离辐射都会引起I2L电路内部晶体管电流增益下降 （PNP

28、管的a, NPN管的B）下降。下降的原因如下：1. 横向PNP管的基区较宽，有较大面积，电离辐照后表面漏电流增大。又由于基 区掺杂浓度低，中子辐照后表面复合电流增大。2. 纵向NPN管处于反向运用，EB结空间电荷区较厚，在丫射线照射后表面漏电 流增大，中子辐照后空间电荷区复合电流增大。3. NPN管发射区掺杂浓度远低于基区，发射效率低。但第二代注入逻辑电路，由于采用离子注入工艺可获得最佳掺杂截面，从而消除了减速场，获得了较高的发射效率，提高了抗辐射能力。八. CMOS电路在电离辐照后因 N沟和P沟MOS管阈值电压发生漂移，引起输出 低电平上升/抗干扰能力下降/灵敏度提高/速度下降和漏电流增大等

29、。由于CMOS电路存在固有的光电流补偿效应，因此瞬时辐照是产生的光电流较小。COMS电路由N MOS管和PMOS管构成互补结构，辐照后在反相器输出端的 N MOS 管和P-MOS管的漏极二极管上所产生的光电流，由于方向相反而相互补偿；因此，不会在输出端引起瞬态信号 （源极二极管/P阱二极管和输入二极管的光电流都不会流经输 出端），光电流产生的补偿情况如图 4-2所示。但是瞬时辐照产生的光电流会引起CMOS电路发生栓锁。试验表明，在3*10 6Gy（硅）/S的辐射剂量下就会发生栓锁现象。提高CMOS电路抗栓锁能力的关键是消除和消弱产生栓锁的条件，具体措施在抗核加固一节中叙述。图4-2 CMOS电

30、路中的光电流补偿九.N MOS电路的辐照特性N-MOS电路具有集成度高， 速度-功耗乘积合适等优点， 在电子系统中已得到广 泛的应用。但是它有一个很大的缺点，即抗辐射能力很差，特别是N-MOS微处理器（CPU）和动态随机存储器是抗辐射能力最差的集成电路。当电离辐射达到17Gy （硅）时CPU就开始受到损伤，30Gy （硅）时几乎完全失效。动态随机存储器，在电离辐射 达到17Gy （硅）时就开始受到损伤，35Gy （硅）时几乎完全失效。所有试验样品的损伤，主要都是由于 MOS管阈值电压漂移引起的。4*核电磁脉冲损伤一.电子系统的核电磁脉冲损伤核武器爆炸，特别是高空核爆炸产生的核电磁脉冲，被普遍认

31、为是核爆炸产生的诸 杀伤因素中威胁最大的因素。核电磁脉冲在电子系统的电缆和其它形式的天线上所产生的感应电流，可以流入电子系统内部，使电子系统产生瞬时干扰和永久性损伤。高速数字电路对核电磁脉冲的感应电流非常敏感，当它的输入/输出或电源端受到瞬时干扰时，都可能改变逻辑状态。通常计算机存储器本身具有较好的抗核电磁脉冲能力， 但是存储器的写入电路在瞬时的干扰下，可以在存储器中存入错误数据。核电磁脉冲产 生的感应电流可以触发半导体器件发生栓锁而烧毁，如果栓锁效应没有引起器件烧毁， 器件性能还可以由重新偏置得到恢复。核电磁脉冲的感应电流，当引入数字逻辑电路的输出端时，主要表现是输入端发生 栅穿或烧毁保护电

32、路。核电磁脉冲感应电流引入CMOS电路的输入/输出端时则会触发栓锁而损伤。对于屏蔽/接地良好和无窗口的电子系统，核电磁脉冲损伤主要是从电缆和其它形式的天线输入端引入器件的。所以，研究电子系统的核电磁脉冲损伤，主要是研究输入端 电子器件的核电磁脉冲效应，从而使研究工作得到大量简化。BC截MOS器件的抗核电磁脉冲能力与保护电路的结构和栅氧化物的击穿电压有关。随着集成度的提高， 磁脉冲的能力愈来愈差。通常用最低损伤能量表示电子器件的核电磁脉冲损伤的阈值。 伤阈值如表4-2所示。核电磁脉冲引起电子系统发生瞬时干扰的能量很低，通常在一些典型的核电磁脉冲引起瞬时干扰的最低能量如表4-3所示。4-2电子器件

33、的核电磁脉冲损伤阈值电子器件核电部分半导体器件的损10-9J以下即可发生。二电子器件的 PN结面积愈大，抗核电磁脉冲的能力愈强。双极晶体管的 面积比EB截面积大得多，其抗核电磁脉冲的能力也大得多。器件名称损伤情况损伤阈值(J)微波混频二极管烧毁10-7线性集成电路干扰或烧毁10-6小功率晶体管和双集成电路干扰或烧毁10-5CMOS逻辑电路/中功率晶体 管/二极管永久性破坏10-4齐纟纳二极管/可控硅/结型场 效应管/大功率管/薄膜电阻受到破坏10-3表4-3核电磁脉冲干扰的最低能量器件种类故障情况最低能量典型逻辑门构成的逻辑电路逻辑干扰3*10-9JK触发器电路逻辑干扰4*10-10布罗高速计

34、算机磁芯存储器接线抹擦2*10-9布罗中速计算机磁芯存储器接线抹擦5*10-9RCA中速计算机磁芯存储器接线抹擦3*10-9典型高增益放大器干扰4*10-11三.半导体器件的核电磁脉冲损伤机理1. PN结反偏时的损伤机理如下：(1) 围绕结的表面发生击穿。在结的周围形成很大的漏电通路而失效，但PN结本身并没有损伤，只要刻蚀掉表面钝化层，就可以使PN结得到复原。通过合理的设计就可以消除这种击穿。(2) 穿过结的内部发生击穿。这种击穿是由于电流集中引起局部高温。电流密度足 够大时PN结发生二次击穿，在结内出现热点，引起重新合金化和杂质离子扩散，导致PN结通路。二次击穿损伤是积累性的，损伤点的形成与

35、偏压条件/过量的PN结电流和材料缺陷等有关。(3) 介质击穿引起 PN结短路。当介质击穿时，较大的雪崩电流可以形成一条电磁脉冲放电通路，在介质上造成针孔。2. PN结正向偏置时的损伤机理：因核电磁脉冲产生很大感应电流引起PN结出现温升，引起内部出现击穿；但它比反偏PN结内部击穿所需的能量要大得多。单结的损伤机理，适用于晶体管的每个PN结。5*半导体器件的抗核加固一.抗核加固电子系统的器件选择1.设计抗核加固的系统，首先要选择抗核辐射性能好的器件。为了便于使用者合 理的选择半导体器件，表 4-4列出了常用半导体器件的抗核能力。1013个中子/cm2，抗电离辐射能力为（2） 力强。小功率晶体管比大

36、功率晶体管的抗辐射能（3）（4）（5）（6）（7）（8）（9）个数量级。（10）MOS场效应管的抗中子辐射能力比一般双极晶体管高的抗电离辐射能力却比一般双极晶体管低23个数量级。双极逻辑电路的抗辐射能力比一般分立器件好，可以高1 2个数量级。但它（11）（12） 流。1-2个数量级。在瞬时辐射剂量率大于 104-105Gy/S时，一般晶体管将产生明显的瞬时光电表4-4半导体器件的抗辐射能力比较器件种类抗中子辐射能力中子/cm2抗电离辐射能力 Gy （硅）低频功率晶体管1010-101110同种材料的高频晶体管，比低频晶体管的抗辐射能力强。-10同种材料，相同功率的晶体管，NPN管比PNP管抗辐

37、射能力好。中频晶体管1012-1013103-104高频晶体管1013-1014103-104结型场效应管1014-1015104-10同种材料的二极管比三极管的抗辐射能力好。微波晶体管1014-1015整流二极管1013-1014104-105稳压二极管5*1013-5*10 14104-105隧道二极管5*10同类形的晶体管，锗晶体管比硅晶体管的抗辐射能力好。 单结晶体管及可控硅器件的抗辐射能力最差，比一般二极管低两个数量级。 微波器件的抗辐射能力最好，比一般晶体管高1 2个数量级。-5*10 结型场效应管的抗中子辐射能力比双极型晶体管好，比一般双极型晶体管高两>105单结晶体管5*

38、1011-5*10 12约102可控硅5*1010-5*10 13101逻辑电路<5*10 11104-105线性电路5*1013-5*10 15约103MOS电路>5*10 12约102MOS场效应管1014-1015约102从表中可以看出以下规律：（1） 一般晶体管的抗中子辐射能力约约104-105Gy （硅）。同种材料/同一种频率响应的晶体管,(13)(14)(15)(16)高频晶体管比低频晶体管的抗瞬时辐射能力好。小功率晶体管比大功率晶体管的抗瞬时辐射能力好。开关晶体管比一般晶体管的抗瞬时辐射能力好。双极集成电路中，介质隔离比PN结隔离的电路抗瞬时辐射能力要好得多。2抗中子

39、辐射加固。双极型晶体管的抗中子辐射能力较差。采用下列工艺加固和 线路加固可取得一定抗核效果。（1）（2） 影响。（3）（4）（5） 基极驱动电流。不同的电子系统有不同的线路加固方法，具体问题需要具体考虑。3抗电离辐射加固。 MOS 器件抗电离辐射的性能较差，它的加固工作主要集中于 沟道介质方面。（ 1）加固工艺：用（ 100）晶向的硅衬底； 1000*C 干氧化工艺制备栅氧化层；氧化 后在氮气中退火，退火温度低于 850*C 或者不退火。减少栅氧化层厚度可以提高 MOS 器件的抗辐射能力。 栅氧化前用 HCI 净化炉管（但不能在氧化时掺 用碳坩埚蒸发铝金属化。用烧氢氧化工艺制备栅氧化物。减小晶

40、体管的基区宽度，可减小少数载流子在基区的渡越时间，减少复合。 基区掺金可以降低少数载流子寿命，相对地降低了辐射对少数载流子的寿命的 采用浓基区 /浅扩散/薄外延 /低电阻率以及陡发射结和圆形结构等。 设计双极器件电子系统时，应充分注意提高晶体管增益的设计余量。 共发射极放大器中采用低阻偏置线路对电路进行加固，这种加固可提供较强的（2）HCI ）。（3）（4）（5）双极器件的AL 203和Si3N4表面钝化技术能明显的提高它的抗电离辐射能力。AL2O3薄膜具有较强的抗电离辐射能力， 用等离子体阳极氧化和气向沉积的 AL2O3薄膜，抗电 离辐射能力最好，几乎提高了 10-30 倍。其机理解释如下：

41、（1）辐照前AL 203薄膜的陷阱密度大，电离辐射产生的陷阱对它的密度增加影响不 大；而Si02薄膜辐照前陷阱密度较小，电离辐射产生的陷阱则使它的密度大大增加。（2）AL2O3薄膜在电离辐射下产生电子 一空穴对，当电子离开薄膜和空穴俘获之前， 电子和空穴就开始大量复合，从而使电子和空穴大大减少。（3）AL2O3薄膜中存在电子陷阱，电离辐射时它大量俘获负电荷，从而补偿了电离 辐射引入的正空间电荷，使薄膜中正电荷明显减少，甚至有时还会出现纯负电荷。Si3N4薄膜的抗电离辐射能力比 SiO2薄膜高三倍。AL2O3和Si3N4薄膜受辐射后引入 的正空间电荷比较少，用它们作为表面钝化层，可以提高双极器件

42、的抗电离辐射能力。3抗瞬时辐射加固。半导体器件抗瞬时辐射能力与器件PN 结面积大小 /反偏电压高低及少数载流子寿命长短有关。因此，减小 PN 结面积 /降低反偏电压和少数载流子寿 命，可以提高器件的抗瞬时辐射能力。（ 1 ） TTL 电路由于有源器件较多， PN 结隔离与扩散电阻形成的寄生二极管，在瞬 时辐射下会产生很大光电流，所以抗瞬时辐射能力较差。为了提高双极器件的抗瞬时辐 射能力，可采取以下加固措施：介质隔离/薄膜电阻器 /减小晶体管几何尺寸 /降低收集区电阻率和收集区厚度 /光电流补偿 /加限流电阻 /重掺金和中子辐照等。采用以上措施后， 抗瞬时辐射能力可以提高 2-3 个数量级。 这

43、些加固措施中， 用介质隔离代替 PN 结隔离 是主要的加固措施。（ 2）光电流补偿是提高器件抗瞬时辐射能力的一种有效技术。光电流补偿原理是线 路加固的基础。补偿电路如图 产生的光电流，大部分流过晶体管 Q2，从而降低了晶体管 Q1 这种补偿技术，要求晶体管 Q2 必须与晶体管 Q1 特性相同， 量率范围内提供补偿作用。4-3所示。图中Q2是补偿晶体管/BE结反偏。晶体管 Q1 产生二次光电流的可能性。 只有这样才能在很宽的剂CMOS 电路发生栓锁，（ 3） CMOS 电路存在固有的可控硅结构，瞬时辐射会触发因此抗栓锁加固也是抗瞬时辐射的一部分。提高CMOS电路抗栓锁能力的关键是消除栓锁产生的条

44、件。目前采取的措施有：A .减少少数载流子的寿命。用掺金和中子辐照来降低少子寿命。B .通过合理的器件设计， 可以提高CMOS电路的抗栓锁能力。 例如：尽量减小“P 阱”面积，以便于减小 P阱一衬底结光电流；尽可能地多开设电源孔和接地孔，并且电 源孔尽量设置在 PMOS与P阱之间，接地孔开设在靠近PMOS管的P阱内。C.抗栓锁工艺：采用外延衬底和埋层结构，可大大降低衬底电阻/P阱电阻和降低寄生NPN管的电流增益；采用“伪收集极”结构，可切断引起栓锁效应的横向电流。D .在电源线上串进一个电感 -电阻-电容（LRC）网络，如图，40-11所示。VCCCMOS器件I (t)图4-4电源滤波网络4.

45、 抗核电磁脉冲加固。近十余年来，人们愈来愈重视电子系统的抗核电磁脉冲加 固，已提出各种抗核加固方案，它们可归结为三个主要方面。（1）对电子系统的外壳和电缆进行全面屏蔽，电缆的插头座必须保持与外壳和电缆 屏蔽的连续性，并采用最佳接地方案。（2） 用旁路的方法对感应信号滤波和限压。 一般用的限压器件有介质击穿器件 /半导 体击穿器件和非线性击穿器件 /齐纳稳压二极管等，其中半导体击穿器件比较好。在稳压 二极管上反向串联一个结电容小的二极管，它不仅旁路电流大，而且高频特性好。采用旁路电路加固的电子系统，抗核电磁脉冲能力可以提高二倍以上，对计算机可以达到8*10 4V/m 以上。（3）元器件的选择和加固。选择抗核电磁脉冲最强的器件。上述